ເຄື່ອງ ວິເຄາະ logic ຊ່ວຍ ສະ ແດງ ໃຫ້ ເຫັນ ວ່າ ສັນຍານ digital ປ່ຽນ ໄປ ແນວໃດ ເມື່ອ ເວລາ ຜ່ານ ໄປ ແລະ ວິທີ ທີ່ ແຖວ ຕ່າງ ໆ ທໍາ ງານ ນໍາ ກັນ. ມັນ ເຮັດ ໃຫ້ ເວລາ , ກິດຈະກໍາ ຂອງ protocol ແລະ ບັນຫາ ເລື່ອງ ການ ສື່ສານ ງ່າຍ ຂຶ້ນ. ບົດຄວາມນີ້ອະທິບາຍເຖິງວິທີທີ່ເຄື່ອງວິເຄາະ logic ເຮັດວຽກ, ວິທີຕັ້ງຄ່າ, ວິທີຈັບແລະສຶກສາສັນຍານ, ແລະວິທີໃຊ້ເຄື່ອງມືຂອງມັນເພື່ອການວິເຄາະທີ່ແຈ່ມແຈ້ງແລະລະອຽດ.
ຄ1. ພາບລວມຂອງ Logic Analyzer
ຄ2. Logic Analyzer Workflow
ຄ3. Logic Analyzer Channel Count ແລະ Sample Rate Selection
ຄ4. ປະເພດ trigger ໃນ Logic Analyzer
ຄ5. ການແກ້ໄຂ protocol ແລະ ການວິເຄາະລະດັບສູງໃນເຄື່ອງວິເຄາະ logic
ຄ6. ການຄົ້ນຄວ້າແລະພື້ນຖານສໍາລັບເຄື່ອງວິເຄາະ Logic
ຄ7. Logic Analyzer ຄວາມຊື່ສັດຂອງສັນຍານ
ຄ8. ການໃຊ້ເຄື່ອງມືຫຼາຍຢ່າງກັບເຄື່ອງວິເຄາະ Logic
ຄ9. ໂປຣແກຣມການວິເຄາະ Logic ທີ່ກ້າວຫນ້າ
ຄ10. ການແກ້ໄຂ Logic Analyzer ສໍາລັບບັນຫາສັນຍານທົ່ວໄປ
ຄ11. ລາຍລະອຽດ Logic Analyzer ທີ່ເຈົ້າຄວນຮູ້
ຄ12. ສະຫລຸບ
ຄ13. ຄໍາຖາມທີ່ຖາມເລື້ອຍໆ [FAQ]
ພາບລວມຂອງ Logic Analyzer
ເຄື່ອງ ວິເຄາະ logic ຈັບ ສັນຍານ digital ທີ່ ວ່ອງໄວ ແລະ ສະ ແດງ ໃຫ້ ເຫັນ ວ່າ ມັນ ປ່ຽນ ແປງ ແນວໃດ ເມື່ອ ເວລາ ຜ່ານ ໄປ ໃນ ຫລາຍໆ ຊ່ອງ. ແທນ ທີ່ ຈະ ສະ ແດງ ຮູບ ແບບ analog ຄື ກັນ ກັບ oscilloscope, ມັນ ເຈາະ ຈົງ ໃສ່ ເວລາ digital, ການ ແກ້ ໄຂ protocol ແລະ ພຶດຕິ ກໍາ ຂອງ ຫລາຍໆ ສາຍ ສັນຍານ ທີ່ ທໍາ ງານ ນໍາ ກັນ. ສິ່ງນີ້ເຮັດໃຫ້ມັນເປັນປະໂຫຍດສໍາລັບການກວດສອບ microcontrollers, ລະບົບຝັງ, ລົດເມສື່ສານ, FPGA ແລະການຕັ້ງລະບົບ multi-board.
ເຄື່ອງວິເຄາະ logic ສະໄຫມໃຫມ່ສະເຫນີຂໍ້ມູນຜ່ານແຜນການເວລາ, ທັດສະນະແພັກເກດ, ທັດສະນະສະພາບ ແລະ ລາຍການເຫດການ. ເຄື່ອງມືເຫຼົ່ານີ້ເຮັດໃຫ້ງ່າຍຂຶ້ນທີ່ຈະລະບຸບັນຫາເວລາ, ບັນຫາການປະສານງານ, ຄວາມຜິດພາດຂອງໂປຣແກຣມ ແລະ ຄວາມຂັດແຍ່ງທາງດ້ານເຫດຜົນທີ່ oscilloscope ບໍ່ສາມາດເປີດເຜີຍໄດ້.
ໂດຍຄໍານຶງເຖິງເລື່ອງນີ້, ຂັ້ນຕອນຕໍ່ໄປແມ່ນການຮຽນຮູ້ວິທີທີ່ເຄື່ອງວິເຄາະ logic ເຄື່ອນຍ້າຍຈາກການເຊື່ອມຕໍ່ໄປສູ່ການທົບທວນສັນຍານສຸດທ້າຍ.
Logic Analyzer Workflow
ຂັ້ນຕອນທີ 1 - ເຊື່ອມຕໍ່
ຂັ້ນຕອນນີ້ແມ່ນກ່ຽວກັບການຕິດເຄື່ອງ probes ຢ່າງຖືກຕ້ອງ. ມັນ ຄວນ ວາງ ໄວ້ ໃນ ຈຸດ ສັນຍານ ທີ່ ສະອາດ ແລະ ຫມັ້ນຄົງ, ແລະ ສາຍ ພື້ນ ທີ່ ສັ້ນໆ ຈະ ຊ່ອຍ ໃຫ້ ການ ອ່ານ ນັ້ນ ແຈ່ມ ແຈ້ງ. ລະດັບแรงดันຂອງເຄື່ອງວິເຄາະຕ້ອງສອດຄ່ອງກັບລະດັບສັນຍານເຊັ່ນ 1.2V, 1.8V, 3.3V ຫຼື 5V. ສາຍ ສອບ ສວນ ຄວນ ຖືກ ເກັບ ໄວ້ ໃຫ້ ຫ່າງ ໄກ ຈາກ ການ ປ່ຽນ ແປງ ພະລັງ ເພື່ອ ຫລີກ ເວັ້ນຈາກ ສຽງ ດັງ.
ຂັ້ນຕອນທີ 2 - ການຕັ້ງຄ່າ
ຂັ້ນຕອນນີ້ເຮັດໃຫ້ເຄື່ອງວິເຄາະພ້ອມທີ່ຈະບັນທຶກສັນຍານ. ຊ່ອງສາມາດປ່ຽນຊື່ໄດ້ເພື່ອການຕິດຕາມໄດ້ງ່າຍຂຶ້ນ ແລະຄວນເລືອກຮູບແບບ, ເວລາ ຫຼື ສະພາບທີ່ຖືກຕ້ອງ. ອັດຕາຕົວຢ່າງຄວນສູງກວ່າຄວາມໄວຂອງສັນຍານຢ່າງຫນ້ອຍ 4× ເຖິງ 10×. Triggers ຈໍາເປັນຕ້ອງຖືກຕັ້ງໄວ້ເພື່ອຈັບເຫດການສໍາຄັນ ແລະຄວາມເລິກຂອງຄວາມຊົງຈໍາຄວນລວມເອົາຂໍ້ມູນກ່ອນແລະຫຼັງຈາກ trigger.
ຂັ້ນຕອນທີ 3 - ຈັບ
ໃນລະຫວ່າງຂັ້ນຕອນນີ້, ການບັນທຶກຈະເລີ່ມຕົ້ນເມື່ອເຖິງເງື່ອນໄຂຂອງການກະຕຸ້ນ. ຂໍ້ມູນກ່ອນການກະຕຸ້ນໃຫ້ຂໍ້ມູນທີ່ເປັນປະໂຫຍດ, ແລະ ປ່ອງຢ້ຽມທີ່ຍາວນານເຮັດໃຫ້ເຫັນກິດຈະກໍາທາງດ້ານຄອມພິວເຕີໄດ້ງ່າຍຂຶ້ນ. ການກະຕຸ້ນຕາມເງື່ອນໄຂຊ່ວຍຈັບສັນຍານທີ່ປາກົດຂຶ້ນເປັນບາງຄັ້ງຄາວ.
ຂັ້ນຕອນທີ 4 - ວິເຄາະ
ຂັ້ນຕອນນີ້ປ່ຽນຂໍ້ມູນທີ່ຈັບໄດ້ໃຫ້ເປັນຂໍ້ມູນທີ່ແຈ່ມແຈ້ງ. ສາມາດກວດສອບເວລາໄດ້ດ້ວຍ cursor ແລະ rulers, ແລະ ເຄື່ອງວິເຄາະສາມາດແກ້ໄຂ protocols ເຊັ່ນ I²C, SPI, UART ແລະ CAN. ເຄື່ອງມືຄົ້ນຫາແລະເຄື່ອງຫມາຍປຶ້ມເຮັດໃຫ້ງ່າຍຂຶ້ນທີ່ຈະພົບເຫດການພື້ນຖານໃນຂໍ້ມູນ.
ດ້ວຍ ຜົນ ສະທ້ອນ ເຫລົ່າ ນີ້, ມັນ ຈະ ແຈ່ມ ແຈ້ງ ຂຶ້ນ ວ່າ ຊ່ອງ ທາງ ແລະ ອັດຕາ ຕົວຢ່າງ ໃດ ທີ່ ທໍາ ງານ ໄດ້ ດີ ທີ່ ສຸດ.
Logic Analyzer Channel Count ແລະ Sample Rate Selection
ຈໍານວນຊ່ອງທີ່ແນະນໍາ
• UART, I²C, SPI: 2–6 ຊ່ອງ
• ລົດເມ MCU: 8-24 ຊ່ອງ
• ລະບົບຄວາມຊົງຈໍາຄຽງຄູ່: 16–64+ ຊ່ອງ
• FPGA ຫຼື ການອອກແບບ digital ທີ່ຫນາແຫນ້ນ: 32-136 ຊ່ອງ
ການເລືອກອັດຕາຕົວຢ່າງ
| Protocol | ความถี่ທໍາມະດາ | ອັດຕາຕົວຢ່າງທີ່ແນະນໍາ | ຈຸດປະສົງ |
|---|---|---|---|
| UART | 9.6–115 kbps | 1–5 MS/s | ຮັກສາຂອບເຂດເວລາໃຫ້ແຈ່ມແຈ້ງ |
| I²C | 100 kHz–3.4 MHz | 10–20× ຄວາມໄວຂອງລົດເມ | ສະແດງໃຫ້ເຫັນການຢື້ໂມງແລະການປ່ຽນແປງເວລາ |
| SPI | 1–50 MHz | ≥200 MS/s | ຮັບມືກັບການປ່ຽນແປງສັນຍານໄວໆ |
| ກະປ໋ອງ | 500 kbps–1 Mbps | 10–20 MS/s | ຮັກສາເວລາ bit ທີ່ຖືກຕ້ອງ |
| ລົດເມ Parallel | ແຕກຕ່າງກັນ | ≥4× ອັດຕາຂອບເຂດສູງສຸດ | ຮັກສາຄວາມສໍາພັນໃນເວລາໃຫ້ສອດຄ່ອງກັນ |
ປະເພດ trigger ໃນ Logic Analyzer
Edge Trigger
Edge trigger ຕອບສະຫນອງຕໍ່ການປ່ຽນແປງທີ່ເພີ່ມຂຶ້ນຫຼືຫລຸດລົງໃນສັນຍານ digital. ມັນຊ່ວຍໃຫ້ນັກວິເຄາະ logic ຈັບກິດຈະກໍາໄດ້ຢ່າງຖືກຕ້ອງເມື່ອສັນຍານປ່ຽນສະພາບ.
ແບບ ແຜນ trigger
ແບບ ແຜນ trigger ຈະ ເບິ່ງ ເງື່ອນ ໄຂ ຂອງ bit ສະເພາະ ໃນ ຫລາຍໆ ຊ່ອງ. ມັນອະນຸຍາດໃຫ້ເຄື່ອງວິເຄາະ logic ເລີ່ມບັນທຶກເມື່ອສັນຍານສອດຄ່ອງກັບແບບແຜນທີ່ກໍານົດໄວ້.
ການກະຕຸ້ນຕາມລໍາດັບ
ການກະຕຸ້ນຕາມລໍາດັບຈະຕິດຕາມເຫດການຕ່າງໆຕາມລໍາດັບ. ມັນອະນຸຍາດໃຫ້ຜູ້ວິເຄາະ logic ຈັບກິດຈະກໍາໄດ້ພຽງແຕ່ເມື່ອເຫດການຫນຶ່ງເກີດຂຶ້ນແລ້ວ.
ໄລຍະເວລາ
ໄລຍະເວລາຈະກວດເບິ່ງວ່າສັນຍານຈະຢູ່ສູງຫຼືຕໍ່າດົນປານໃດ. ມັນຊ່ວຍໃຫ້ນັກວິເຄາະ logic ຊອກຫາ pulse ທີ່ສັ້ນຫຼືຍາວກວ່າທີ່ຄາດຫມາຍໄວ້.
ເມື່ອ trigger ຈັບ ຂໍ້ ມູນ ທີ່ ຖືກຕ້ອງ, protocol decoding ຈະ ຊ່ວຍ ອະທິບາຍ ວ່າ ຂໍ້ ມູນ ນັ້ນ ຫມາຍ ຄວາມ ວ່າ ແນວ ໃດ.
Protocol Decoding ແລະ ການວິເຄາະລະດັບສູງໃນ Logic Analyzer
Protocol decoders ຈັດ ໃຫ້
• ການ ສ້ອມ ແປງ ໂຄງ ຮ່າງ
• ການແປທີ່ຢູ່ແລະຄໍາສັ່ງ
• ການຂຸດຄົ້ນຂໍ້ມູນ
• CRC ຫຼື ທຸງຄວາມຜິດພາດເທົ່າທຽມກັນ
• ບັນທຶກທີ່ມະນຸດອ່ານໄດ້
ໂປຣແກຣມທີ່ສະຫນັບສະຫນູນ
• I²C, SPI
• UART
• CAN, LIN
• USB LS / FS
• 1 ສາຍ, SMBus, I³C
• JTAG, SWD
• ລົດເມຄຽງຄູ່ກັນ
ການຄົ້ນຄວ້າແລະພື້ນຖານສໍາລັບເຄື່ອງວິເຄາະ Logic
ຂັ້ນຕອນການກວດສອບທີ່ມີປະສິດທິພາບ
• ໃຊ້ສາຍພື້ນສັ້ນໆ
• ຫຼີກລ່ຽງສາຍໂສ້ສໍາລັບສັນຍານທີ່ສູງກວ່າ 5-10 MHz
• ໃຊ້ ຄລິບ ສອບ ທີ່ ມີ ຄຸນ ນະ ພາບ ສູງ
• ຮັກສາ ສາຍ ສອບ ໃຫ້ ສັ້ນໆ
• ຢູ່ ຫ່າງ ໄກ ຈາກ ບ່ອນ ທີ່ ມີ ສຽງ ດັງ, ດັ່ງ ເຊັ່ນ ເຄື່ອງ ຄວບ ຄຸມ ການ ປ່ຽນ ແປງ
ຄວາມຜິດພາດທົ່ວໄປ
• ບ່ອນ ລອຍ ນ້ໍາ
• ສາຍ inductive ຍາວ
• ຄລິບ ຫລຸດ ຫລື ຈຸດ solder ທີ່ ບໍ່ ສະອາດ
• polarity ຜິດໃນຊ່ອງ
• ການຄົ້ນຄວ້າສັນຍານທີ່ແຕກຕ່າງກັນບໍ່ຖືກຕ້ອງ
Logic Analyzer ຄວາມຊື່ສັດຂອງສັນຍານ
ຜົນກະທົບຂອງການບັນຈຸ Probe
ການບັນຈຸ probe ສາມາດປ່ຽນຮູບຊົງຂອງສັນຍານ digital, ຊຶ່ງເຮັດໃຫ້ logic analyzer ແປຂໍ້ມູນຢ່າງບໍ່ຖືກຕ້ອງ. ມັນສາມາດຊັກຊ້າເວລາຂຶ້ນແລະລົ້ມລົງ, ຮອບຂອບເຂດ, ເຮັດໃຫ້ pulse ຫາຍໄປ, ສ້າງການປ່ຽນແປງທີ່ຜິດພາດ ແລະ ນໍາໄປສູ່ການແກ້ໄຂຄວາມລົ້ມເຫລວ. ການ ປ່ຽນ ແປງ ເຫລົ່າ ນີ້ ມີ ຜົນ ກະທົບ ຕໍ່ ຮູບ ພາບ ຂອງ ສັນຍານ ແລະ ວ່າ ມັນ ສາມາດ ຈັບ ໄດ້ ດີ ປານ ໃດ.
ອາການທົ່ວໄປ
ເມື່ອຄວາມຊື່ສັດຂອງສັນຍານບໍ່ດີ, ເຄື່ອງວິເຄາະ logic ອາດສະແດງບັນຫາທີ່ບໍ່ປາກົດໃນ oscilloscope. ອາການເຫຼົ່ານີ້ລວມເຖິງຄວາມບົກພ່ອງທີ່ປາກົດພຽງແຕ່ໃນເຄື່ອງວິເຄາະ, ຄວາມຜິດພາດຂອງໂປຣແກຣມທີ່ບັງເອີນ, ເວລາທີ່ບໍ່ສອດຄ່ອງກັນ, ແລະສັນຍານຜີເປັນບາງຄັ້ງ. ເຄື່ອງຫມາຍ ເຫລົ່າ ນີ້ ແນະນໍາ ວ່າ ລະບົບ ການ ສອບ ຖາມ ຫລື ເສັ້ນທາງ ສັນຍານ ກໍາລັງ ຖືກ ກະທົບກະ ເທືອນ.
ວິທີກວດສອບບັນຫາ
• ສົມທຽບສັນຍານກັບ oscilloscope
• ເຮັດ ໃຫ້ ສາຍ ສອບ ສວນ ສັ້ນ ລົງ
• ຫລຸດອັດຕາຕົວຢ່າງຫນ້ອຍຫນຶ່ງເພື່ອເປີດເຜີຍ aliasing
• Probe ໃກ້ກັບແຫຼ່ງສັນຍານ
ການໃຊ້ເຄື່ອງມືຫຼາຍຢ່າງກັບເຄື່ອງວິເຄາະ Logic
Oscilloscope
oscilloscope ສະແດງຮູບຊົງຂອງສັນຍານ ລວມທັງສຽງດັງ, ສຽງດັງ ແລະ ການປ່ຽນແປງຂອງแรงดัน. ມັນຊ່ວຍກວດສອບຄຸນນະພາບໄຟຟ້າຂອງສິ່ງທີ່ logic analyzer ກໍາລັງຈັບ.
ເຄື່ອງວິເຄາະ Logic
ເຄື່ອງວິເຄາະ logic ເຈາະຈົງໃສ່ເວລາ. ມັນ ສະ ແດງ ໃຫ້ ເຫັນ ວ່າ ສັນຍານ ປ່ຽນ ໄປ ເມື່ອ ໃດ, ຊ່ອງ ທາງ ກ່ຽວ ພັນ ກັນ ແນວ ໃດ, ແລະ ການ ສື່ສານ ທາງ digital ສອດຄ່ອງ ກັນ ຫລື ບໍ່.
ບັນທຶກ Firmware
ບັນທຶກ firmware ເປີດເຜີຍສິ່ງທີ່ CPU ກໍາລັງເຮັດໃນລະຫວ່າງການດໍາເນີນໂປຣແກຣມ. ມັນຊ່ວຍເຊື່ອມຕໍ່ກິດຈະກໍາຂອງສັນຍານຈາກເຄື່ອງວິເຄາະ logic ກັບສິ່ງທີ່ລະບົບກໍາລັງພະຍາຍາມເຮັດ.
ຜົນປະໂຫຍດຂອງການປະກອບເຄື່ອງມື
ການ ໃຊ້ ເຄື່ອງມື ເຫລົ່າ ນີ້ ນໍາ ກັນ ຈະ ເຮັດ ໃຫ້ ງ່າຍ ຂຶ້ນ ທີ່ ຈະ ເຂົ້າ ໃຈ ຮູບ ພາບ ທັງ ຫມົດ. oscilloscope ສະແດງຮູບແບບ, logic analyzer ສະແດງເວລາ ແລະ ບັນທຶກ firmware ສະແດງໃຫ້ເຫັນພຶດຕິກໍາຂອງລະບົບ, ຊ່ວຍຊອກຫາສາເຫດໄດ້ໄວຂຶ້ນ.
ໂປຣແກຣມການວິເຄາະ Logic ທີ່ກ້າວຫນ້າ
ການວິເຄາະພາຍໃນ FPGA
ເຄື່ອງວິເຄາະ logic ຊ່ວຍອ່ານ ແລະ ກວດເບິ່ງສັນຍານທີ່ແລ່ນລະຫວ່າງ block FPGA ພາຍໃນ, ສະແດງໃຫ້ເຫັນວ່າຂໍ້ມູນເຄື່ອນເຫນັງພາຍໃນ chip ແນວໃດ.
DDR ແລະ ການຕິດຕາມຄວາມຊົງຈໍາແບບຄຽງຄູ່ກັນ
ມັນຕິດຕາມແຖວຄວາມຊົງຈໍາທີ່ໄວແລະສະແດງໃຫ້ເຫັນວ່າທີ່ຢູ່, ຂໍ້ມູນ ແລະ ສັນຍານການຄວບຄຸມຖືກຕ້ອງໃນແຕ່ລະວົງຈອນຂອງຄວາມຊົງຈໍາ.
ການແກ້ໄຂຂໍ້ມູນ JTAG ແລະ SWD
ມັນ ເບິ່ງ ແບບ ແຜນ digital ໃນ ແຖວ JTAG ຫລື SWD ເພື່ອ ວ່າ ທ່ານ ຈະ ສາ ມາດ ຕິດ ຕາມ ເຫດ ການ reset, ຂັ້ນ ຕອນ ການ ສັ່ງ ສອນ ແລະ ການ ສື່ ສານ chip.
ສັນຍານ CAN, LIN ແລະ FlexRay
ມັນ ຈັບ ສັນຍານ ລົດເມ ແລະ ວາງ ແຜນ ແຕ່ ລະ ໂຄງ ຮ່າງ ເພື່ອ ວ່າ ເວລາ ແລະ ການ ຫລັ່ງ ໄຫລ ຂອງ ຂໍ້ ມູນ ຈະ ແຈ່ມ ແຈ້ງ.
ການສື່ສານຫຼາຍຄະນະກໍາມະການ
ມັນ ສະ ແດງ ໃຫ້ ເຫັນ ວິທີ ທີ່ board ເວົ້າລົມ ກັນ ໂດຍ ການ ບັນທຶກ ຂໍ້ ມູນ ໃນ ອິນ ເຕີ ແນັດ ແລະ ກວດກາ ເບິ່ງ ຖ້າ ຫາກ ຂ່າວສານ ມາ ເຖິງ ໃນ ເວລາ ທີ່ ເຫມາະ ສົມ.
ການໃຊ້ເຫຼົ່ານີ້ມັກຈະນໍາໄປສູ່ບັນຫາສັນຍານທົ່ວໄປທີ່ຜູ້ວິເຄາະສາມາດຊ່ວຍແກ້ໄຂໄດ້.
ການແກ້ໄຂ Logic Analyzer ສໍາລັບບັນຫາສັນຍານທົ່ວໄປ
| ບັນຫາ | ອັນໃດເປັນສາເຫດ | Logic Analyzer Fix |
|---|---|---|
| I²C NACK ຜິດພາດ | ທີ່ຢູ່ອຸປະກອນຜິດ, pull-ups ອ່ອນແອ ຫຼື ຂາດ, voltage ບໍ່ສອດຄ່ອງ | ຈັບ START → ADDRESS → ACK, check SCL/SDA rise-time, confirm pull-up values (2.2k–10k) |
| SPI Bit Misalignment | Bit shifts, ຕັ້ງໂມງຜິດ | ກວດເບິ່ງ CPOL/CPHA, ວັດແທກເວລາລະຫວ່າງ SCK ແລະ MOSI ແລະເຮັດໃຫ້ແນ່ໃຈວ່າ CS ຕໍ່າໃນລະຫວ່າງການtransfer |
| UART Framing ຫຼື Parity Issues | ອັດຕາ baud ບໍ່ສອດຄ່ອງ, ສັນຍານຫລຸດລົງ, ເວລາບໍ່ດີ | Match baud rate, ຕັດໄລຍະຫ່າງຂອງສາຍ, ເພີ່ມບິດຢຸດ, ກວດເບິ່ງຂອບເຂດຂອງຮູບແບບ |
ລາຍລະອຽດຂອງ Logic Analyzer ທີ່ເຈົ້າຄວນຮູ້
| ລັກສະນະ | ຄວາມຫມາຍ | Spec ທີ່ງ່າຍໆ ແລະ ແຈ່ມແຈ້ງ |
|---|---|---|
| ຊ່ອງ | ຊ່ອງ ທາງ ຫລາຍ ກວ່າ ນັ້ນ ອະ ນຸ ຍາດ ໃຫ້ Logic Analyzer ເບິ່ງ ຫລາຍໆ ແຖວ ໃນ ເວ ລາ ດຽວ ກັນ. | 16–32 ສໍາລັບ microcontrollers, 64+ ສໍາລັບລະບົບໃຫຍ່ |
| ອັດຕາຕົວຢ່າງ | ອັດຕາຕົວຢ່າງທີ່ສູງກວ່າຈະຊ່ວຍ Logic Analyzer ຈັບຂອບເຂດທີ່ໄວໂດຍບໍ່ຕ້ອງຂ້າມລາຍລະອຽດ. | 200 MS/s ສໍາລັບລົດເມທໍາມະດາ, 1 GS/s ສໍາລັບສາຍຄວາມໄວສູງ |
| ຄວາມເລິກຂອງຄວາມຊົງຈໍາ | ຄວາມ ຊົງ ຈໍາ ຫລາຍ ກວ່າ ເກົ່າ ຈະ ເກັບ ບັນທຶກ ໄວ້ ດົນ ນານ, ສະນັ້ນ ສັນຍານ ຈຶ່ງ ສາມາດ ທົບ ທວນ ໄດ້ ໂດຍ ບໍ່ ມີ ຊ່ອງ ວ່າງ. | 128 MB ຫຼືຫຼາຍກວ່ານັ້ນ |
| ຂອບເຂດแรงดัน | ລະດັບຂໍ້ມູນທີ່ປັບປ່ຽນໄດ້ເຮັດໃຫ້ເຄື່ອງວິເຄາະປອດໄພແລະສອດຄ່ອງກັບລະດັບເຫດຜົນທີ່ແຕກຕ່າງກັນ. | 1.2–5.0 V ປັບໄດ້ |
| Protocol Decoders | ເຄື່ອງถอดรหัสທີ່ສ້າງຂຶ້ນຈະປ່ຽນສັນຍານດິບໃຫ້ເປັນຂໍ້ມູນທີ່ອ່ານໄດ້, ເຮັດໃຫ້ການແກ້ໄຂຂໍ້ມູນງ່າຍຂຶ້ນ. | I²C, SPI ແລະ UART ຢ່າງຫນ້ອຍ |
| Probes | probes ທີ່ດີຈະຫລຸດຜ່ອນການບິດເບືອນຂອງສັນຍານແລະຮັກສາຮູບຮ່າງໃຫ້ສະອາດ. | probes ຄວາມສາມາດຕໍ່າ |
| ໂປຣແກຣມ | ເຄື່ອງມືໂປຣແກຣມທີ່ເປັນປະໂຫຍດເຮັດໃຫ້ການທົບທວນການຈັບໄດ້ໄວຂຶ້ນແລະເປັນລະບຽບຫຼາຍຂຶ້ນ. | ການຄົ້ນຄວ້າ, bookmarks ແລະ scripting support |
| API ອັດຕະໂນມັດ | API ອະນຸຍາດໃຫ້ຜູ້ວິເຄາະຖືກຄວບຄຸມໂດຍ script ສໍາລັບການທົດສອບທີ່ເຮັດຊ້ໍາອີກ. | ການເຂົ້າເຖິງ Python ຫຼື CLI |
ການສະຫລຸບ
ເຄື່ອງວິເຄາະ logic ເຮັດໃຫ້ກິດຈະກໍາທາງດ້ານຄອມພິວເຕີເຂົ້າໃຈງ່າຍຂຶ້ນໂດຍການສະແດງເວລາ, ການຫລັ່ງໄຫລຂອງສັນຍານ ແລະ ລາຍລະອຽດຂອງໂປຣແກຣມ. ດ້ວຍການກວດສອບທີ່ຖືກຕ້ອງ, ອັດຕາຕົວຢ່າງທີ່ຖືກຕ້ອງ ແລະ ການຕັ້ງຄ່າກະຕຸ້ນທີ່ຖືກຕ້ອງ, ຂໍ້ມູນທີ່ຈັບໄດ້ຈະແຈ່ມແຈ້ງແລະເຊື່ອຖືໄດ້. ເມື່ອ ປະສົມ ກັບ ເຄື່ອງມື ອື່ນໆ, ມັນ ຍັງ ຊ່ວຍ ຢືນຢັນ ຄຸນນະພາບ ຂອງ ສັນຍານ ແລະ ເປີດ ເຜີຍ ບັນຫາ ທີ່ ມີ ຜົນ ກະທົບ ຕໍ່ ການ ສື່ສານ, ເວລາ ແລະ ພຶດຕິ ກໍາ ຂອງ ລະບົບ.
ຄໍາຖາມທີ່ຖາມເລື້ອຍໆ [FAQ]
ເຄື່ອງວິເຄາະ logic ສາມາດວັດແທກแรงดัน analog ໄດ້ບໍ?
ບໍ່. ເຄື່ອງ ວິເຄາະ logic ອ່ານ ພຽງ ແຕ່ ສູງ ແລະ ຕ່ໍາ ເທົ່າ ນັ້ນ. ມັນບໍ່ສາມາດສະແດງລະດັບแรงดันຫຼືຮູບຮ່າງຂອງຄື້ນ.
ເຄື່ອງວິເຄາະ logic ພາຍໃນແມ່ນຫຍັງ?
ມັນເປັນເຄື່ອງວິເຄາະ logic ທີ່ສ້າງຂຶ້ນພາຍໃນອຸປະກອນເຊັ່ນ FPGA. ມັນຈັບສັນຍານພາຍໃນທີ່ບໍ່ສາມາດກວດສອບໄດ້ຈາກພາຍນອກ.
ແຟ້ມຈັບເຄື່ອງວິເຄາະ logic ສາມາດມີຂະຫນາດໃຫຍ່ປານໃດ?
ແຟ້ມ ຈັບ ສາມາດ ເຖິງ ຫລາຍ ຮ້ອຍ megabyte ເມື່ອ ໃຊ້ ຊ່ອງ ທາງ ແລະ ອັດຕາ ຕົວຢ່າງ ສູງ.
ເຄື່ອງວິເຄາະ logic ສາມາດບັນທຶກຢ່າງຕໍ່ເນື່ອງເປັນເວລາດົນນານໄດ້ບໍ?
ແມ່ນແລ້ວ. ບາງລຸ້ນສະຫນັບສະຫນູນລະບົບການຖ່າຍທອດ, ຊຶ່ງສົ່ງຂໍ້ມູນໄປໃຫ້ຄອມພິວເຕີເພື່ອບັນທຶກໄລຍະຍາວ.
ເຄື່ອງວິເຄາະ logic ຮັບມືກັບລະດັບแรงดันທີ່ແຕກຕ່າງກັນແນວໃດ?
ຊ່ອງຕ້ອງສອດຄ່ອງກັບแรงดันຂອງສັນຍານ. ຖ້າ ບໍ່ ດັ່ງນັ້ນ, ຈໍາ ເປັນ ຕ້ອງ ມີ ເຄື່ອງ ປ່ຽນ ລະດັບ ຫລື adapter ເພື່ອ ປ້ອງ ກັນ ຄວາມ ເສຍ ຫາຍ.
ສາມາດສົ່ງອອກຂໍ້ມູນຂອງເຄື່ອງວິເຄາະ logic ໃນຮູບແບບໃດແດ່?
ຮູບແບບທົ່ວໄປລວມທັງ CSV ສໍາລັບຂໍ້ມູນດິບ, VCD ສໍາລັບຜູ້ເບິ່ງ waveform ແລະແຟ້ມໂຄງການຂອງຜູ້ຂາຍສໍາລັບການຕັ້ງຄ່າແລະການແກ້ໄຂທີ່ເກັບໄວ້.