ປະຕູ NAND ເປັນສ່ວນປະກອບຂອງເຄື່ອງເອເລັກໂຕຣນິກທີ່ໃຊ້ຫຼາຍທີ່ສຸດ, ໃຫ້ພະລັງທຸກສິ່ງນັບຕັ້ງແຕ່ຫມວດ logic ທີ່ງ່າຍໆຈົນເຖິງລະບົບຄວາມຊົງຈໍາທີ່ກ້າວຫນ້າ. ໃນຖານະເປັນ Universal Gate, ປະຕູ NAND ສາມາດສ້າງຫນ້າທີ່ອື່ນໆໄດ້, ເຮັດໃຫ້ມັນເປັນພື້ນຖານຂອງການອອກແບບຫມວດ, ການປັບປຸງ ແລະ ໂຄງສ້າງ semiconductor. ບົດຄວາມນີ້ອະທິບາຍເຖິງວິທີທີ່ປະຕູ NAND ເຮັດວຽກ, ປະເພດ, ໂປຣເເກຣມ ແລະ ການນໍາໃຊ້ຕົວຈິງ.
ຄ1. ປະຕູ NAND ແມ່ນຫຍັງ?
ຄ2. NAND Gate ເຮັດວຽກແນວໃດ?
ຄ3. NAND Gate Symbol, Truth Table & Timing Diagram
ຄ4. ປະເພດຂອງ NAND Gates
ຄ5. ການດໍາເນີນງານລະດັບ Transistor ຂອງປະຕູ NAND
ຄ6. ການນໍາໃຊ້ NAND Gates
ຄ7. ข้อดีແລະຂໍ້ເສຍຫາຍຂອງ NAND Gate
ຄ8. ປະຕູ CMOS NAND
ຄ9. NAND Gate ICs
ຄ10. ການສ້າງປະຕູ logic ອື່ນໆໂດຍໃຊ້ປະຕູ NAND ເທົ່ານັ້ນ
ຄ11. ຕົວຢ່າງຫມວດທີ່ໃຊ້ປະຕູ NAND
ຄ12. ສະຫລຸບ
ຄ13. ຄໍາຖາມທີ່ຖາມເລື້ອຍໆ [FAQ]
NAND Gate ແມ່ນຫຍັງ?
ປະຕູ NAND ດໍາເນີນການດໍາເນີນງານ NOT-AND. ມັນຜະລິດຜົນອອກຕໍ່າ (0) ເມື່ອຂໍ້ມູນທັງຫມົດສູງ (1). ໃນກໍລະນີການເຂົ້າອື່ນໆ, ຜົນອອກຍັງສູງ (1). ເນື່ອງຈາກປະຕູ NAND ເທົ່ານັ້ນສາມາດສ້າງ AND, OR, NOT, XOR, XNOR ແລະຫມວດທີ່ສະຫຼັບຊັບຊ້ອນຫຼາຍກວ່າ, ມັນຈຶ່ງຖືກຈັດເປັນປະຕູ Universal Logic Gates.
ການສະແດງອອກແບບ Boolean
ສໍາລັບສອງ input A ແລະ B, output X ແມ່ນ:
X = (A · B)′
ນີ້ຫມາຍຄວາມວ່າຜົນອອກແມ່ນຜົນກົງກັນຂ້າມຂອງປະຕູ AND.
NAND Gate ເຮັດວຽກແນວໃດ?
ປະຕູ NAND ຈະກວດເບິ່ງສະພາບຂອງຂໍ້ມູນເຂົ້າແລະຮັກສາຜົນອອກໃຫ້ສູງ ເວັ້ນເສຍແຕ່ທຸກໆຂໍ້ມູນຈະກາຍເປັນ HIGH ໃນເວລາດຽວກັນ. ພຽງແຕ່ເມື່ອຂໍ້ມູນທັງຫມົດຢູ່ທີ່ logic 1 ເທົ່ານັ້ນ ປະຕູຈະປ່ຽນຜົນອອກຂອງມັນເປັນ LOW. ພຶດຕິກໍານີ້ເຮັດໃຫ້ປະຕູ NAND ເຫມາະສົມຕາມທໍາມະຊາດສໍາລັບສະພາບການທີ່ບໍ່ປອດໄພ ແລະ active-low, ບ່ອນທີ່ຜົນຜະລິດ LOW ສະແດງເຖິງເຫດການທີ່ຖືກຢືນຢັນຫຼືຖືກກະຕຸ້ນ. ເພາະຜົນອອກຈະສູງເມື່ອໃດກໍຕາມທີ່ຂໍ້ມູນໃດໆຕໍ່າ, ປະຕູຊ່ວຍປ້ອງກັນການກະຕຸ້ນໂດຍບັງເອີນ ແລະ ປັບປຸງພູມຕ້ານທານສຽງດັງ. ຜົນກໍຄື ປະຕູ NAND ມີປະໂຫຍດໃນຫມວດທີ່ຮຽກຮ້ອງໃຫ້ມີການຢືນຢັນສັນຍານຫຼາຍຢ່າງກ່ອນຈະອະນຸຍາດໃຫ້ມີການຕອບສະຫນອງໃນລະດັບຕໍ່າ.
NAND Gate Symbol, Truth Table & Timing Diagram
ເຄື່ອງຫມາຍ
ຕາຕະລາງຄວາມຈິງ (2-input NAND)
| A | ຂ | ຜົນຜະລິດ |
|---|---|---|
| 0 | 0 | 1 |
| 0 | 1 | 1 |
| 1 | 0 | 1 |
| 1 | 1 | 0 |
ຄໍາອະທິບາຍກ່ຽວກັບແຜນການເວລາ
ຕາຕະລາງເວລາສໍາລັບປະຕູ NAND ສະແດງໃຫ້ເຫັນວິທີທີ່ຜົນອອກຕອບສະຫນອງເມື່ອສັນຍານอินพุตປ່ຽນແປງໄປຕາມເວລາ. ມັນສະແດງໃຫ້ເຫັນວ່າຜົນອອກຍັງສູງຈົນກວ່າอินพุตທັງຫມົດປ່ຽນໄປເປັນ HIGH, ໃນຈຸດນັ້ນຜົນອອກຈະປ່ຽນເປັນ LOW ຫຼັງຈາກການຊັກຊ້າໃນການແຜ່ຂະຫຍາຍຫນ້ອຍຫນຶ່ງ. ການຊັກຊ້ານີ້ແຕກຕ່າງກັນຂຶ້ນກັບວ່າຜົນຜະລິດກໍາລັງເຄື່ອນຍ້າຍຈາກ HIGH ໄປສູ່ LOW ຫຼື ຈາກ LOW ໄປຫາ HIGH ເຊິ່ງສະແດງໂດຍ tpHL ແລະ tpLH. ໂດຍລວມແລ້ວ, ແຜນທີ່ເນັ້ນວ່າຜົນອອກຈະຊັກຊ້າໃນການປ່ຽນແປງຂອງຂໍ້ມູນຫນ້ອຍຫນຶ່ງ, ແລະ waveform ທີ່ເກີດຂຶ້ນແມ່ນກົງກັນຂ້າມກັບຜະລິດຕະພັນທີ່ມີເຫດຜົນ A·B.
ປະເພດຂອງ NAND Gates
ປະຕູ NAND ມີຮູບແບບການເຂົ້າທີ່ແຕກຕ່າງກັນ, ແຕ່ທັງຫມົດມີກົດພື້ນຖານດຽວກັນ: ຜົນອອກຈະກາຍເປັນ LOW ເມື່ອຂໍ້ມູນທັງຫມົດສູງເທົ່ານັ້ນ. ຄວາມ ແຕກ ຕ່າງ ລະ ຫວ່າງ ແຕ່ ລະ ຊະນິດ ແມ່ນ ຂຶ້ນ ຢູ່ ກັບ ວ່າ ເຂົາ ເຈົ້າ ສາ ມາດ ປະ ເມີນ ສັນຍານ ໄດ້ ຫລາຍ ປານ ໃດ ໃນ ເວ ລາ ດຽວ ກັນ ແລະ ຄວາມ ສັບ ຊ້ອນ ຂອງ ເຫດ ຜົນ ທີ່ ເຂົາ ເຈົ້າ ຊ່ວຍ ເຮັດ ໃຫ້ ງ່າຍ ຂຶ້ນ.
ປະຕູ NAND 2-Input
ປະຕູ NAND 2-input ເປັນລຸ້ນທໍາມະດາທີ່ສຸດ, ຮັບເອົາສອງinput ແລະ ຜະລິດຜົນອອກດຽວ. ຄວາມງ່າຍດາຍຂອງມັນເຮັດໃຫ້ມັນເຫມາະສົມສໍາລັບການສ້າງຫນ້າທີ່ພື້ນຖານ logic, ຂັ້ນຕອນຕ່າງໆ, ແລະ ເປັນຫຼັກຂອງການອອກແບບ digital ຂະຫນາດນ້ອຍແລະກາງ.
ປະຕູ NAND 3-Input
ປະຕູ NAND 3-input ປະເມີນສັນຍານເຂົ້າສາມຢ່າງ, ອະນຸຍາດໃຫ້ເຈົ້າລວມເງື່ອນໄຂການຄວບຄຸມຫຼາຍຂຶ້ນໂດຍບໍ່ຕ້ອງເພີ່ມປະຕູເພີ່ມເຕີມ. ສິ່ງນີ້ລົດຈໍານວນສ່ວນປະກອບແລະເປັນປະໂຫຍດໃນຫມວດທີ່ຕ້ອງຕິດຕາມສັນຍານທີ່ເປີດຫຼືປິດບັງຫຼາຍຢ່າງນໍາກັນ.
ປະຕູ NAND Multi-Input (n-Input)
ປະຕູ NAND multi-input ສາມາດດໍາເນີນສັນຍານຫຼາຍຢ່າງໃນເວລາດຽວກັນ, ເຮັດໃຫ້ມັນມີປະສິດທິພາບສໍາລັບ decoders, address logic ແລະ ຫນ້າທີ່ທາງດ້ານຄອມພິວເຕີທີ່ມີຄວາມຫນາແຫນ້ນສູງ. ຜົນຜະລິດຂອງມັນຍັງສູງ ຍົກເວັ້ນແຕ່ທຸກໆ input ສູງ, ເຮັດໃຫ້ສາມາດຈັດການກັບສະພາບທີ່ສະຫຼັບຊັບຊ້ອນໄດ້. ເພື່ອຮັກສາພຶດຕິກໍາທີ່ຄາດການໄດ້, ຂໍ້ມູນທີ່ບໍ່ໄດ້ໃຊ້ຄວນຜູກພັນກັບ logic HIGH.
ການດໍາເນີນງານໃນລະດັບ Transistor ຂອງປະຕູ NAND
ປະຕູ NAND ພື້ນຖານສາມາດໃຊ້ໄດ້ໂດຍໃຊ້ transistor NPN ສອງໂຕທີ່ຕິດຕໍ່ກັນເປັນຊຸດໃນເສັ້ນທາງດຶງລົງ. ການຕັ້ງຄ່ານີ້ສະທ້ອນເຖິງພຶດຕິກໍາຄວາມຈິງຂອງ NAND ໂດຍກົງ, ບ່ອນທີ່ຜົນອອກຈະຕໍ່າເມື່ອຂໍ້ມູນທັງຫມົດສູງເທົ່ານັ້ນ.
ໃນ ການ ອອກ ແບບ ນີ້, ແຕ່ ລະ input ຈະ ຂັບ ໄລ່ base ຂອງ NPN transistor. Collectors ຖືກ ຜູກ ມັດ ກັບ node output, ຊຶ່ງ ຖືກ ດຶງ ຂຶ້ນ ໂດຍ resistor (ຫລື active load). ເຄື່ອງ ປ່ອຍ ຕິດ ຕໍ່ ກັນ ເປັນ ຊຸດ ກັບ ພື້ນ ດິນ. ເພື່ອໃຫ້ຜົນອອກກາຍເປັນ LOW, transistor ທັງສອງຕ້ອງເປີດ, ອະນຸຍາດໃຫ້ກະແສໄຫຼຈາກໂນດອອກໄປສູ່ພື້ນດິນ. ຖ້າ transistor ໃດໆ ຍັງ OFF, ເສັ້ນ ທາງ pull-down ຈະ ບໍ່ ຄົບ ຖ້ວນ, ສະ ນັ້ນ ຜົນ ອອກ ຈະ ຄົງ ຢູ່ ສູງ ຜ່ານ resistor pull-up.
ແທ້ ຈິງ ແລ້ວ, transistor ທີ່ ຕິດ ຕໍ່ ກັບ series ຈະ ປະພຶດ ຄື ກັນ ກັບ ປະຕູ AND ທີ່ ເຄືອ ຂ່າຍ pull-down, ແລະ resistor pull-up ໃຫ້ ການ ປ່ຽນ ແປງ, ຊຶ່ງ ເຮັດ ໃຫ້ ມີ ຫນ້າ ທີ່ NAND ທັງ ຫມົດ.
ກໍລະນີຂໍ້ມູນ ແລະ ພຶດຕິກໍາ transistor
| A | ຂ | ສະພາບ Transistor | ຜົນຜະລິດ |
|---|---|---|---|
| 0 | 0 | ທັງ transistor OFF | 1 |
| 0 | 1 | Transistor A OFF, B ON | 1 |
| 1 | 0 | Transistor A ON, B OFF | 1 |
| 1 | 1 | ທັງ transistor ON | 0 |
ເມື່ອທັງສອງ input ສູງ, transistor ຈະເຕັມໄປແລະສ້າງເສັ້ນທາງທີ່ສົມບູນໄປສູ່ພື້ນດິນ, ດຶງຜົນອອກຕໍ່າ. ໃນກໍລະນີອື່ນໆ, ຜົນຜະລິດຍັງສູງ.
ການນໍາໃຊ້ NAND Gates
• Universal Logic Construction: ປະຕູ NAND ເປັນພື້ນຖານຂອງ digital logic ເພາະປະຕູອື່ນໆ, AND, OR, NOT, XOR, XNOR ແລະແມ່ນແຕ່ຫມວດປະສົມທີ່ສະຫຼັບຊັບຊ້ອນສາມາດສ້າງໄດ້ໂດຍໃຊ້ NAND ເທົ່ານັ້ນ. ສິ່ງນີ້ເຮັດໃຫ້ NAND ເປັນສ່ວນປະກອບທີ່ນິຍົມຊົມຊອບໃນການອອກແບບ IC ແລະ ການຫລຸດຜ່ອນເຫດຜົນ.
• Processor Logic Blocks: CPU ແລະ microcontrollers ສະໄຫມໃຫມ່ໃຊ້ logic ທີ່ອີງໃສ່ NAND ໃນຫມວດການຄິດໄລ່ແລະການຄວບຄຸມ. ALU, decoders ຄໍາສັ່ງ ແລະ ຂັ້ນຕອນການຈົດທະບຽນຕ່າງໆມັກຈະເພິ່ງພາອາໄສໂຄງສ້າງ NAND ເນື່ອງຈາກຄວາມໄວ, ຈໍານວນ transistor ນ້ອຍ ແລະ ຄວາມງ່າຍດາຍໃນການລວມເຂົ້າກັບຄອບຄົວ logic CMOS.
• ຈຸລັງຄວາມຈໍາ: ສະຖາປະນິກຄວາມຈໍາຫຼາຍຢ່າງເພິ່ງອາໄສພຶດຕິກໍາຂອງ NAND gate ສໍາລັບການເກັບຮັກສາສະພາບ logic. ຈຸລັງ SRAM ແລະ DRAM ໃຊ້ໂຄງສ້າງ latch ທີ່ອີງໃສ່ NAND ສໍາລັບການເກັບກໍາຂໍ້ມູນທີ່ຫມັ້ນຄົງ, ໃນຂະນະທີ່ flip-flops ໃນຫມວດຕາມລໍາດັບໃຊ້ປະຕູ NAND cross-coupled ເພື່ອສ້າງສ່ວນປະກອບຂອງຄວາມຊົງຈໍາທີ່ຫມັ້ນຄົງ.
• ຫມວດເສັ້ນທາງຂໍ້ມູນ: ລະບົບຄອມພິວເຕີໃຊ້ລັກສະນະທີ່ໄດ້ຈາກ NAND ເພື່ອນໍາໃຊ້ຫມວດການເດີນທາງແລະການເລືອກເຊັ່ນ encoders, decoders, multiplexers ແລະ demultiplexers. ຫມວດເຫຼົ່ານີ້ຈັດການກັບການຫລັ່ງໄຫລຂອງຂໍ້ມູນ, ການເລືອກສັນຍານ ແລະ ການແກ້ໄຂທີ່ຢູ່ລະຫວ່າງລົດເມແລະລະບົບຍ່ອຍ.
• ເງື່ອນໄຂແລະການຄວບຄຸມສັນຍານ: ປະຕູ NAND ຖືກໃຊ້ເພື່ອຫລໍ່ຫຼອມແລະຈັດການສັນຍານ, ເຮັດຫນ້າທີ່ຕ່າງໆເຊັ່ນ inversion, gating (ອະນຸຍາດ ຫຼື ປິດກັ້ນສັນຍານ), latching, ແລະ ການສ້າງ pulse ຫຼື ຮູບຮ່າງແບບງ່າຍໆ. ລັກສະນະການປ່ຽນແປງໄວຂອງມັນເຮັດໃຫ້ມັນເຫມາະສົມສໍາລັບເວລາ, ການປະສານງານ ແລະ ການຊໍາລະເຫດຜົນ.
ข้อดีແລະข้อเสียຂອງ NAND Gate
ຜົນປະໂຫຍດ
• Universal Gate Function: ປະຕູດຽວສາມາດໃຊ້ຫນ້າທີ່ທາງດ້ານຄອມພິວເຕີໄດ້, ເຮັດໃຫ້ການອອກແບບຫມວດແລະສະພາບແວດລ້ອມການສອນງ່າຍຂຶ້ນ.
• ຫລຸດຜ່ອນຄວາມຫຼາກຫຼາຍຂອງສ່ວນປະກອບ: ການໃຊ້ປະຕູ NAND ເປັນຕົ້ນຕໍຈະຫລຸດຈໍານວນ IC ຫຼື ປະເພດປະຕູທີ່ແຕກຕ່າງກັນທີ່ຈໍາເປັນທັງໃນລະບົບຕົ້ນແບບແລະລະບົບການຜະລິດ.
• Optimized for CMOS: ໂຄງສ້າງ NAND ໃຊ້ transistor ຫນ້ອຍກວ່າ logic functions ທີ່ເທົ່າທຽມກັນ, ເຮັດໃຫ້ການໃຊ້ພະລັງງານສະຖິຕິຫນ້ອຍລົງ ແລະ ມີປະສິດທິພາບໃນການປ່ຽນແປງສູງ.
• Compact Logic Implementation: block digital ທີ່ສະຫຼັບຊັບຊ້ອນເຊັ່ນ latches, decoders ແລະ lathmetic circuits ມັກຈະສາມາດບັນລຸໄດ້ດ້ວຍ transistor ຫນ້ອຍກວ່າເມື່ອອີງໃສ່ NAND logic.
ຂໍ້ເສຍຫາຍ
• ອາດຈໍາເປັນຕ້ອງມີລະດັບເຫດຜົນຫຼາຍຂຶ້ນ: ເມື່ອສ້າງຫມວດທັງຫມົດຈາກປະຕູ NAND ເທົ່ານັ້ນ, ບາງຄັ້ງຕ້ອງມີຂັ້ນຕອນປະຕູເພີ່ມເຕີມເພື່ອຮຽນແບບຫນ້າທີ່ທີ່ງ່າຍກວ່າເຊັ່ນ OR ຫຼື XOR. ສິ່ງ ນີ້ ຈະ ເພີ່ມ ຄວາມ ສັບ ຊ້ອນ ຂອງ ການ ອອກ ແບບ.
• ການຊັກຊ້າໃນການແຜ່ຂະຫຍາຍທີ່ສູງກວ່າໃນການອອກແບບທີ່ປ່ຽນແປງ: ການປ່ຽນແປງ NAND-to-other-gate ເພີ່ມເຕີມເຮັດໃຫ້ເກີດການຊັກຊ້າໃນການແຜ່ຂະຫຍາຍເພີ່ມເຕີມ, ຊຶ່ງສາມາດສົ່ງຜົນກະທົບຕໍ່ປະສິດທິພາບຂອງເວລາໃນລະບົບຄວາມໄວສູງ.
• Potential Larger Board Footprint (Discrete Form): ຖ້າມີການນໍາໃຊ້ logic ພຽງ NAND ເທົ່ານັ້ນໂດຍໃຊ້ແພັກເກດ IC ທີ່ແຕກຕ່າງກັນຫຼາຍໆແພັກເກດແທນທີ່ຈະໃຊ້ການແກ້ໄຂທີ່ລວມເຂົ້າກັນ, ຫມວດອາດໃຊ້ຊ່ອງຫວ່າງ PCB ຫຼາຍກວ່າແລະຕ້ອງໃຊ້ຄວາມພະຍາຍາມໃນການເດີນທາງຫຼາຍຂຶ້ນ.
ປະຕູ CMOS NAND
ປະຕູ CMOS NAND ໃຊ້ເຄືອຂ່າຍ transistor PMOS ແລະ NMOS ເພື່ອບັນລຸການໃຊ້ພະລັງງານຕ່ໍາແລະປະສິດທິພາບການປ່ຽນແປງທີ່ແຂງແຮງ. ການຈັດຕຽມເຮັດໃຫ້ແນ່ໃຈວ່າຜົນອອກຍັງສູງສໍາລັບການປະສົມຂໍ້ມູນສ່ວນຫຼາຍ ແລະ LOW ເມື່ອຂໍ້ມູນທັງຫມົດສູງເທົ່ານັ້ນ.
ໂຄງສ້າງ CMOS
• Pull-Up Network (PUN): ສອງ transistor PMOS ຕິດຕໍ່ກັນ. ຖ້າຂໍ້ມູນໃດໆແມ່ນ LOW, ຢ່າງຫນ້ອຍຫນຶ່ງຂອງ PMOS ຈະເປີດ, ດຶງຜົນອອກສູງ.
• Pull-Down Network (PDN): ສອງ NMOS transistor ຕິດຕໍ່ກັນເປັນຊຸດ. PDN ດໍາເນີນການພຽງແຕ່ເມື່ອທັງສອງinput ສູງ, ດຶງຜົນອອກຕໍ່າ.
ພຶດຕິກໍາທີ່ຕື່ມອີກນີ້ເຮັດໃຫ້ແນ່ໃຈວ່າ NAND logic ຖືກຕ້ອງໃນຂະນະທີ່ໃຫ້ປະສິດທິພາບພະລັງງານທີ່ດີເລີດແລະພູມຕ້ານທານສຽງດັງ.
• PMOS transistor ເປີດເມື່ອinput = 0, ໃຫ້ເສັ້ນທາງດຶງຂຶ້ນທີ່ແຂງແຮງ.
• NMOS transistor ເປີດ ເມື່ອ input = 1, ໃຫ້ ເສັ້ນ ທາງ ດຶງ ລົງ ທີ່ ເຂັ້ມ ແຂງ.
ໂດຍການຈັດຕຽມ PMOS ຄຽງຄູ່ກັນ ແລະ NMOS ເປັນຊຸດ, ຫມວດຈະເຮັດຫນ້າທີ່ລັກສະນະ NAND ຕາມທໍາມະຊາດ.
ຕາຕະລາງການດໍາເນີນງານ CMOS NAND
| A | ຂ | ການກະທໍາ PMOS | ການ ກະທໍາ ຂອງ NMOS | ຜົນຜະລິດ |
|---|---|---|---|---|
| 0 | 0 | ON – ON | ປິດ - ປິດ | 1 |
| 0 | 1 | ເປີດ - ປິດ | ປິດ - ເປີດ | 1 |
| 1 | 0 | ປິດ - ເປີດ | ເປີດ - ປິດ | 1 |
| 1 | 1 | ປິດ - ປິດ | ON – ON | 0 |
ຕາຕະລາງນີ້ສະແດງໃຫ້ເຫັນວ່າຜົນອອກຍັງສູງເວັ້ນເສຍແຕ່ transistor NMOS ທັງສອງດໍາເນີນການພ້ອມກັນ, ກົງກັບເຫດຜົນ NAND.
NAND Gate ICs
ທາງລຸ່ມນີ້ແມ່ນຕາຕະລາງການປຽບທຽບ IC ທີ່ຂະຫຍາຍສໍາລັບ SEO ແລະ ຜົນປະໂຫຍດທີ່ໃຊ້ໄດ້.
| ເລກ IC | ຄອບຄົວ Logic | ຄໍາອະທິບາຍ | ຂອບເຂດแรงดัน | ການຊັກຊ້າໃນການຂະຫຍາຍພັນ | ບັນທຶກ |
|---|---|---|---|---|---|
| 7400 | TTL | Quad 2-input NAND | 5V | \~10ns | ມາດຕະຖານ TTL logic |
| 74HC00 | CMOS | ຄວາມໄວສູງ, ພະລັງຕໍ່າ | 2–6V | \~8ns | ເຫມາະສົມສໍາລັບລະບົບ 5V / 3.3V ທີ່ທັນສະໄຫມ |
| 74LS00 | TTL-ຊອດກີ | ໄວ ກວ່າ TTL | 5V | \~9ns | ພະລັງຕ່ໍາກວ່າ TTL ມາດຕະຖານ |
| 74HCT00 | CMOS (TTL-level input) | ສອດຄ່ອງກັບ 5V MCUs | 4.5–5.5V | \~10ns | ໃຊ້ໃນຄະນະກໍາມະການ microcontroller |
| 4011 | CMOS | ຂອບເຂດການສະຫນອງທີ່ກວ້າງຂວາງ | 3–15V | \~50ns | ດີສໍາລັບຫມວດປະສົມ analog / digital |
| 74LVC00 | CMOS ສະ ໄຫມ ໃຫມ່ | ຄວາມໄວສູງ, แรงดันຕ່ໍາ | 1.65–3.6V | \~3ns | ໃຊ້ໃນລະບົບ logic ຄວາມໄວສູງ |
ການສ້າງປະຕູ logic ອື່ນໆໂດຍໃຊ້ປະຕູ NAND ເທົ່ານັ້ນ
ເນື່ອງຈາກປະຕູ NAND ເປັນ Universal Gate, ທ່ານສາມາດສ້າງຫນ້າທີ່ພື້ນຖານທັງຫມົດໂດຍໃຊ້ປະຕູ NAND ເທົ່ານັ້ນ. ສິ່ງນີ້ເປັນປະໂຫຍດໂດຍສະເພາະໃນການອອກແບບ IC, ການລຽບງ່າຍທາງດ້ານເຫດຜົນ ແລະ ການສ້າງ block ປະສົມປະສານ.
NOT Gate (Inverter)
ປະຕູ NAND ສາມາດເຮັດຫນ້າທີ່ເປັນປະຕູ NOT ໄດ້ພຽງແຕ່ໂດຍການເຊື່ອມຕໍ່ທັງສອງ input ຂອງມັນກັບສັນຍານດຽວກັນ. ເມື່ອທັງສອງຂໍ້ມູນຜູກມັດເຂົ້າກັນ, ປະຕູຈະປະເມີນຄ່າດຽວນີ້ຄືກັບວ່າຖືກນໍາໃຊ້ສອງເທື່ອ. ເມື່ອอินพุตສູງ ປະຕູຈະເຫັນ (1,1) ແລະອອກສຽງ LOW; ເມື່ອอินพุตແມ່ນ LOW, ປະຕູຈະເຫັນ (0,0) ແລະອອກສຽງ HIGH. ການຕັ້ງຄ່ານີ້ສ້າງຄວາມກົງກັນຂ້າມທາງດ້ານເຫດຜົນຂອງສັນຍານດັ້ງເດີມ, ອະນຸຍາດໃຫ້ປະຕູ NAND ດຽວດໍາເນີນງານເປັນ inverter ທີ່ນ້ອຍແລະໄວ້ວາງໃຈໄດ້.
ແລະ ປະຕູ
ປະຕູ AND ສາມາດສ້າງໄດ້ໂດຍໃຊ້ປະຕູ NAND ພຽງສອງປະຕູ. ທໍາອິດ, input ຈະຜ່ານເຂົ້າໄປໃນປະຕູ NAND, ສ້າງຜົນອອກ AND ທີ່ກົງກັນຂ້າມ, (A· B)’. ຈາກນັ້ນຜົນນີ້ຈະຖືກສົ່ງເຂົ້າໄປໃນປະຕູ NAND ທີສອງພ້ອມກັບຂໍ້ມູນຂອງມັນທີ່ຜູກມັດເຂົ້າກັນ, ເຮັດໃຫ້ສັນຍານປ່ຽນແປງອີກ. ການປ່ຽນແປງຄັ້ງທີສອງຈະຍົກເລີກການກົງກັນຂ້າມຄັ້ງທໍາອິດ ເຮັດໃຫ້ເກີດຫນ້າທີ່ AND ທີ່ແທ້ຈິງ A·B. ການຈັດຕຽມສອງຂັ້ນຕອນນີ້ອະນຸຍາດໃຫ້ການອອກແບບ NAND ເທົ່ານັ້ນສາມາດຮຽນແບບມາດຕະຖານ AND logic.
ປະຕູ OR
ປະຕູ OR ທີ່ອີງໃສ່ NAND ຖືກສ້າງຂຶ້ນໂດຍທໍາອິດ inverting ແຕ່ລະinput ໂດຍໃຊ້ປະຕູ NAND ສອງປະຕູທີ່ແຍກກັນ, ໂດຍແຕ່ລະປະຕູຈະໄດ້ຮັບຂໍ້ມູນດຽວກັນໃນທັງສອງ pin. ສິ່ງ ນີ້ ເຮັດ ໃຫ້ ບໍ່ ແມ່ນ A ແລະ ບໍ່ ແມ່ນ B. ຈາກນັ້ນສັນຍານທີ່ກົງກັນຂ້າມເຫຼົ່ານີ້ຈະຖືກສົ່ງເຂົ້າໄປໃນປະຕູ NAND ທີສາມ ເຊິ່ງຕາມກົດຫມາຍຂອງ De Morgan ຈະສົ່ງອອກເທົ່າກັບ A ຫຼື B. ໂດຍການລວມປະຕູ NAND ທັງສາມນີ້, ສັນຍານສຸດທ້າຍຈະປະພຶດຄືກັບຫນ້າທີ່ OR ມາດຕະຖານ.
ປະຕູ XOR / XNOR
ການນໍາໃຊ້ປະຕູ XOR ໂດຍໃຊ້ປະຕູ NAND ເທົ່ານັ້ນຕາມປົກກະຕິແລ້ວຕ້ອງມີສີ່ຂັ້ນຕອນຫຼືຫຼາຍກວ່ານັ້ນ, ຂຶ້ນກັບການອອກແບບທີ່ເລືອກແລະລະດັບຂອງການປັບປຸງ. ເພື່ອຈະໄດ້ຫນ້າທີ່ XNOR, ປະຕູ NAND ເພີ່ມເຕີມຖືກໃຊ້ເພື່ອປ່ຽນແປງຜົນອອກ XOR, ສ້າງການດໍາເນີນການເທົ່າທຽມກັນທາງດ້ານເຫດຜົນ. ທັງຫນ້າທີ່ XOR ແລະ XNOR ທີ່ຈໍາເປັນໃນລະບົບ digital, ປະກົດໃນເຄິ່ງແລະເຕັມ, ການສ້າງແລະກວດສອບຄວາມເທົ່າທຽມກັນ, ການປຽບທຽບຄວາມສະເຫມີພາບ, ແລະ ໂປຣແກຣມການຄິດໄລ່ ແລະ ຄວາມຊື່ສັດຂອງສັນຍານຕ່າງໆ ທີ່ຈໍາເປັນຕ້ອງມີການປຽບທຽບລະດັບbit-level ທີ່ຖືກຕ້ອງ.
ຕົວຢ່າງຫມວດທີ່ໃຊ້ປະຕູ NAND
ປະຕູ NAND ບໍ່ໄດ້ຈໍາກັດພຽງແຕ່ເຫດຜົນທາງທິດສະດີເທົ່ານັ້ນ, ມັນປາກົດໃນຫມວດທີ່ໃຊ້ໄດ້ຫຼາຍໆຫມວດທີ່ໃຊ້ສໍາລັບການຄວບຄຸມ, ເວລາ, ຄວາມຊົງຈໍາ ແລະ ການສ້າງສັນຍານ. ທາງລຸ່ມນີ້ແມ່ນຕົວຢ່າງທີ່ໃຊ້ໄດ້ທົ່ວໄປ.
ຫມວດຄວບຄຸມ LED
ປະຕູ NAND ສາມາດຄວບຄຸມ LED ເພື່ອໃຫ້ມັນເປີດ ສໍາລັບການປະສົມຂໍ້ມູນທັງຫມົດ ຍົກເວັ້ນແຕ່ເມື່ອທຸກໆ input ສູງ. ສິ່ງນີ້ເຮັດໃຫ້ມັນເປັນປະໂຫຍດສໍາລັບເຄື່ອງຊີ້ບອກເຕືອນ, ສັນຍານທີ່ພ້ອມສໍາລັບລະບົບ ຫຼື ໄຟຟ້າທີ່ດີ, ແລະ ການກວດສອບສະຖານະພາບທີ່ງ່າຍໆ ບ່ອນທີ່ຂໍ້ມູນ LOW ໃດໆກໍຕາມຄວນເຮັດໃຫ້ເກີດການຕອບສະຫນອງທີ່ເຫັນໄດ້.
ປິດ SR
ປະຕູ NAND ສອງປະຕູ cross-coupled ປະກອບເປັນ SR (Set–Reset) latch ທີ່ສາມາດເກັບກໍາຂໍ້ມູນດຽວໄດ້. ຫມວດຈະຮັກສາສະພາບຜົນອອກຂອງມັນຈົນກວ່າอินพุตສັ່ງໃຫ້ມີການປ່ຽນແປງ, ເປັນສ່ວນປະກອບພື້ນຖານສໍາລັບ flip-flops, buffers, register ແລະ SRAM cells ທີ່ໃຊ້ໃນລະບົບ digital.
Oscillator ທີ່ອີງໃສ່ NAND
ປະຕູ NAND ທີ່ຄູ່ກັບເຄືອຂ່າຍເວລາ RC ສາມາດສ້າງການສັ່ນສະເທືອນຂອງຄື້ນສີ່ຫຼ່ຽມທີ່ຕໍ່ເນື່ອງ. ໂດຍການສົ່ງສ່ວນຫນຶ່ງຂອງຜົນອອກກັບຄືນເຂົ້າໄປໃນຂໍ້ມູນຫນຶ່ງຂອງປະຕູ, capacitor ຈະชาร์จແລະປ່ອຍອອກໃນວົງຈອນ, ຜະລິດໂມງສໍາລັບ counters, microcontrollers, LED blinkers, tone generators ແລະ ຫມວດເວລາອື່ນໆ.
ການສະຫລຸບ
ປະຕູ NAND ຍັງເປັນສ່ວນປະກອບທີ່ສາມາດໃຊ້ໄດ້ແລະມີພະລັງຫຼາຍທີ່ສຸດໃນການອອກແບບ logic digital. ຫນ້າທີ່ທົ່ວໄປ, ໂຄງສ້າງ transistor ທີ່ມີປະສິດທິພາບ ແລະ ການນໍາໃຊ້ຢ່າງກວ້າງຂວາງໃນ CPU, ຄວາມຊົງຈໍາ ແລະ ຫມວດຄວບຄຸມເຮັດໃຫ້ມັນຂາດບໍ່ໄດ້ໃນເຄື່ອງເອເລັກໂຕຣນິກສະໄຫມໃຫມ່. ການເຂົ້າໃຈວິທີທີ່ປະຕູ NAND ດໍາເນີນງານ, ຈາກລະດັບ transistor ຈົນເຖິງລະບົບທີ່ສະຫຼັບຊັບຊ້ອນ, ເຮັດໃຫ້ທ່ານສາມາດອອກແບບລະບົບ digital ທີ່ສະຫລາດ, ໄວຂຶ້ນ ແລະ ໄວ້ວາງໃຈໄດ້ຫຼາຍຂຶ້ນ.
ຄໍາຖາມທີ່ຖາມເລື້ອຍໆ [FAQ]
ຄວາມແຕກຕ່າງລະຫວ່າງ NAND logic ແລະ NOR logic ແມ່ນຫຍັງ?
NAND ແລະ NOR ທັງສອງເປັນປະຕູສາກົນ, ແຕ່ NAND output LOW ສະເພາະເມື່ອຂໍ້ມູນທັງຫມົດແມ່ນ HIGH, ໃນຂະນະທີ່ NOR output HIGH ເມື່ອຂໍ້ມູນທັງຫມົດແມ່ນ LOW ເທົ່ານັ້ນ. ໂດຍ ທົ່ວ ໄປ ແລ້ວ NAND ໄວ ກວ່າ ແລະ ມີ ປະສິດທິພາບ transistor ຫລາຍ ກວ່າ ໃນ CMOS, ເຮັດ ໃຫ້ ມັນ ຖືກ ໃຊ້ ຢ່າງ ກວ້າງ ຂວາງ ໃນ IC ສະ ໄຫມ ໃຫມ່.
ເປັນຫຍັງປະຕູ NAND ຈຶ່ງເປັນທີ່ນິຍົມໃນການອອກແບບ IC digital?
ປະຕູ NAND ໃຊ້ transistor ຫນ້ອຍ ລົງ, ປ່ຽນ ໄວ ແລະ ໃຊ້ ພະລັງ ສະຖິຕິ ຫນ້ອຍ ໃນ CMOS. ສິ່ງນີ້ເຮັດໃຫ້ມັນເຫມາະສົມສໍາລັບ logic ທີ່ຫນາແຫນ້ນແລະມີປະສິດທິພາບສູງເຊັ່ນ processors, memory arrays ແລະ programmable logic devices.
ປະຕູ NAND ປະພຶດແນວໃດກັບຂໍ້ມູນທີ່ບໍ່ໄດ້ໃຊ້?
ຂໍ້ມູນ NAND ທີ່ບໍ່ໄດ້ໃຊ້ຄວນຜູກພັນກັບ logic HIGH. ສິ່ງນີ້ປ້ອງກັນການລອຍ, ການຈັບສຽງດັງແລະຜົນອອກທີ່ຄາດການບໍ່ໄດ້, ເຮັດໃຫ້ແນ່ໃຈວ່າພຶດຕິກໍາທາງດ້ານເຫດຜົນທີ່ຫມັ້ນຄົງແລະສອດຄ່ອງໃນຫມວດ digital.
ປະຕູ NAND ສາມາດໃຊ້ເປັນ inverter ແບບງ່າຍໆໄດ້ບໍ?
ແມ່ນແລ້ວ. ໂດຍການເຊື່ອມຕໍ່ທັງສອງ input ຂອງປະຕູ NAND ກັບສັນຍານດຽວກັນ, ປະຕູຈະສົ່ງຜົນກົງກັນຂ້າມຂອງຂໍ້ມູນ. ສິ່ງນີ້ອະນຸຍາດໃຫ້ປະຕູ NAND ດຽວເຮັດຫນ້າທີ່ເປັນປະຕູ NOT ທີ່ໄວ້ໃຈໄດ້.
ຈະເກີດຫຍັງຂຶ້ນຖ້າຂໍ້ມູນປະຕູ NAND ປ່ຽນແປງຢ່າງຊ້າໆແທນທີ່ຈະປ່ຽນຢ່າງສະອາດ?
ການປ່ຽນແປງຂໍ້ມູນທີ່ຊ້າໆຫຼືມີສຽງດັງອາດເຮັດໃຫ້ເກີດຄວາມຜິດພາດຂອງຜົນອອກທີ່ບໍ່ຕ້ອງການ ຫຼືມີການປ່ຽນແປງຫຼາຍເທື່ອ. ເພື່ອປ້ອງກັນສິ່ງນີ້, ຜູ້ອອກແບບມັກຈະໃຊ້ Schmitt-trigger inputs ຫຼື buffering stages ເພື່ອທໍາຄວາມສະອາດແລະເຮັດໃຫ້ສັນຍານอินพุตແຈ່ມແຈ້ງກ່ອນຈະໄປເຖິງປະຕູ NAND.