ໂດຍການນໍາໃຊ້ໂຄງສ້າງຮູບຮ່າງສາມມິຕິ, ເທັກໂນໂລຊີ FinFET ສາມາດເອົາຊະນະຂໍ້ຈໍາກັດຂອງການຫຼັ່ງໄຫຼ ແລະ ປະສິດທິພາບຂອງ MOSFETs planar ແບບເກົ່າ. ດ້ວຍການຄວບຄຸມໄຟຟ້າທີ່ດີເລີດ, ການຂະຫຍາຍຕົວສູງ ແລະ ປະສິດທິພາບພະລັງງານ, FinFETs ໄດ້ກາຍເປັນພື້ນຖານຂອງໂປຣແກຣມທີ່ກ້າວຫນ້າ, ອຸປະກອນໂທລະສັບມືຖື ແລະ ລະບົບຄອມພິວເຕີທີ່ມີປະສິດທິພາບສູງໃນທຸກມື້ນີ້.
ຄ1. ພາບລວມຂອງ FinFET
ຄ2. ໂຄງສ້າງຂອງ FinFET
ຄ3. ຂະບວນການຜະລິດຂອງ FinFET
ຄ4. ຄອມ ພິວ ເຕີ FinFET Transistor Width ແລະ Multi-Fin Quantization
ຄ5. ຄຸນລັກສະນະທາງໄຟຟ້າຂອງ FinFET
ຄ6. ຄວາມແຕກຕ່າງຂອງ FinFET ແລະ MOSFET
ຄ7. ການຈໍາແນກຂອງ FinFETs
ຄ8. ການພິຈາລະນາການອອກແບບ FinFET
ຄ9. ຜົນ ປະ ໂຫຍດ ແລະ ຂໍ້ ເສຍ ຫາຍ ຂອງ FinFET
ຄ10. ການນໍາໃຊ້ FinFET
ຄ11. ອະນາຄົດຂອງ FinFET
ຄ12. ສະຫລຸບ
ຄ13. ຄໍາຖາມທີ່ຖາມເລື້ອຍໆ [FAQ]
ພາບລວມຂອງ FinFET
FinFET (Fin Field-Effect Transistor) ເປັນ transistor ສາມມິຕິ ຫຼື non-planar ທີ່ອອກແບບມາສໍາລັບຫມວດປະກອບທີ່ທັນສະໄຫມ. ມັນ ມີ ຮ່າງກາຍ silicon ບາງໆ ທີ່ ໃຊ້ ເປັນ ຊ່ອງ ທາງ ຫຼັກ ສໍາລັບ ກະແສ. ປະຕູຫຸ້ມຮອບຄີບ, ໃຫ້ການຄວບຄຸມກະແສທີ່ດີກວ່າ ແລະ ຫລຸດຜ່ອນການຫຼັ່ງໄຫຼເມື່ອສົມທຽບກັບ MOSFETs ແບບທໍາມະດາ. ຫນ້າທີ່, FinFET ເຮັດວຽກເປັນທັງswitch ແລະ amplifier, ຈັດການການໄຫຼຂອງກະແສລະຫວ່າງແຫຼ່ງແລະອຸປະກອນເພື່ອໃຫ້ແນ່ໃຈວ່າມີປະສິດທິພາບສູງແລະປະສິດທິພາບໃນອຸປະກອນເອເລັກໂຕຣນິກທີ່ກ້າວຫນ້າ.
ໂຄງສ້າງຂອງ FinFET
FinFET ມີໂຄງສ້າງ 3D ທີ່ພິເສດເຊິ່ງປະກອບດ້ວຍສີ່ສ່ວນຫຼັກ:
• Fin: Silicon ridge ທີ່ຕັ້ງເປັນຊ່ອງຫຼັກ. ຄວາມ ສູງ ແລະ ຄວາມ ຫນາ ຂອງ ມັນ ກໍານົດ ຄວາມ ສາມາດ ໃນ ປະຈຸ ບັນ. ສາມາດວາງຄີບຫຼາຍໆເບື້ອງຄຽງຄູ່ກັນເພື່ອເພີ່ມຄວາມເຂັ້ມແຂງຂອງຂັບ.
• ປະຕູ: ເອເລັກໂຕຣນິກໂລຫະທີ່ຫຸ້ມຮອບຄີບສາມດ້ານ (ຂ້າງເທິງ + ຝາຂ້າງສອງຂ້າງ) ໃຫ້ການຄວບຄຸມຊ່ອງທີ່ດີກວ່າ.
• Source and Drain: ຂອບເຂດທີ່ໃຊ້ຢາເສບຕິດຫຼາຍຢູ່ທັງສອງສົ້ນຂອງຄີບບ່ອນທີ່ກະແສນໍ້າເຂົ້າແລະອອກ. ການ ອອກ ແບບ ຂອງ ເຂົາ ເຈົ້າ ມີ ຜົນ ກະທົບ ຕໍ່ ການ ຕ້ານທານ ແລະ ປະສິດທິພາບ ຂອງ ການ ປ່ຽນ ແປງ.
• ພື້ນຖານ (ຮ່າງກາຍ): ຊັ້ນ silicon ພື້ນຖານທີ່ສະຫນັບສະຫນູນຄີບ, ຊ່ວຍຄວາມຫມັ້ນຄົງທາງດ້ານກົນໄກແລະການລະບາຍຄວາມຮ້ອນ.
ຮູບຮ່າງປະຕູທີ່ຫຸ້ມຫໍ່ນີ້ເຮັດໃຫ້ FinFETs ມີປະສິດທິພາບພິເສດ ແລະ ການຮົ່ມຫນ້ອຍ, ເປັນພື້ນຖານສໍາລັບ node semiconductor ທີ່ກ້າວຫນ້າທີ່ສຸດໃນປັດຈຸບັນ (ເທັກໂນໂລຊີ 7 nm, 5 nm ແລະ 3 nm).
ຂັ້ນຕອນການຜະລິດຂອງ FinFET
FinFETs ຖືກສ້າງຂຶ້ນໂດຍໃຊ້ເຕັກນິກ CMOS ທີ່ກ້າວຫນ້າພ້ອມກັບຂັ້ນຕອນເພີ່ມເຕີມສໍາລັບຄີບແລະໂຄງສ້າງສາມປະຕູ.
ຂັ້ນຕອນທີ່ງ່າຍໆ:
• Fin Formation: ມີການສະຫລັກຄີ silicon ທີ່ມີແບບແຜນ. ຄວາມ ສູງ (H) ແລະ ຄວາມ ກວ້າງ (T) ຂອງ ມັນ ກໍານົດ ກະ ແສ ຂອງ ຂັບ ລົດ.
• Gate Stack Formation: ມີການວາງປະຕູ dielectric ທີ່ມີ κ ສູງ (ຕົວຢ່າງ: HfO₂) ແລະ ປະຕູໂລຫະ (ຕົວຢ່າງ: TiN, W) ເພື່ອຫຸ້ມຫໍ່ຄີບ.
• Spacer Formation: Dielectric spacers ແຍກປະຕູແລະກໍານົດເຂດແຫຼ່ງ / ລະບາຍ.
• Source–Drain Implantation: Dopants ຖືກນໍາເຂົ້າ ແລະ ກະຕຸ້ນຜ່ານການຫລຸດຜ່ອນຄວາມຮ້ອນ.
• Silicidation & Contacts: ໂລຫະເຊັ່ນ nickel ສ້າງການຕິດຕໍ່ທີ່ມີຄວາມຕ້ານທານຕໍ່າ.
• Metallization: ການເຊື່ອມຕໍ່ກັນຂອງໂລຫະຫຼາຍລະດັບ (Cu ຫຼື Al) ເຮັດໃຫ້ຫມວດສໍາເລັດ, ສ່ວນຫຼາຍຈະໃຊ້ EUV lithography ສໍາລັບ node sub-5 nm.
• ຜົນປະໂຫຍດ: ການຜະລິດ FinFET ບັນລຸການຄວບຄຸມປະຕູທີ່ແຫນ້ນແຫນ້ນ, ການຮົ່ມຕໍ່າ ແລະ ຂະຫຍາຍຕົວເກີນຂອບເຂດຂອງ transistor planar.
ຄອມພິວເຕີ FinFET Transistor Width and Multi-Fin Quantization
ຄວາມກວ້າງທີ່ມີປະສິດທິພາບ (W) ຂອງ FinFET ກໍານົດວ່າມັນສາມາດຂັບໄລ່ກະແສໄຟຟ້າໄດ້ຫຼາຍສໍ່າໃດ, ມີຜົນກະທົບໂດຍກົງຕໍ່ປະສິດທິພາບ ແລະ ປະສິດທິພາບຂອງພະລັງງານ. ບໍ່ຄືກັບ MOSFETs planar, ບ່ອນທີ່ຄວາມກວ້າງເທົ່າກັບຂະຫນາດຂອງຊ່ອງທາງກາຍະພາບ, ຮູບຮ່າງ 3D ຂອງ FinFET ຮຽກຮ້ອງໃຫ້ຄໍານຶງເຖິງຜິວຫນ້າທີ່ນໍາພາທັງຫມົດທີ່ຢູ່ອ້ອມຮອບຄີບ.
| ປະເພດ | ແບບ ແຜນ | ຄໍາອະທິບາຍ |
|---|---|---|
| FinFET ສອງປະຕູ | W = 2H | ກະແສໄຟຟ້າໄຫຼຜ່ານຫນ້າປະຕູສອງຊັ້ນ (ຝາຂ້າງຊ້າຍ + ຂວາ). |
| Tri-Gate FinFET | W = 2H + T | ກະ ແສ ໄຫລ ຜ່ານ ສາມ ຜືນ - ທັງ ຝາ ຂ້າງ ແລະ ຂ້າງ ເທິງ ຂອງ fin - ເຮັດ ໃຫ້ ກະ ແສ ຂັບ ໄລ່ ສູງ ຂຶ້ນ. |
ບ່ອນ ໃດ:
• H = ຄວາມສູງຂອງຄີບ
• T = ຄວາມຫນາຂອງຄີບ
• L = ຄວາມຍາວຂອງປະຕູ
ໂດຍການປັບປ່ຽນອັດຕາສ່ວນ W/L, ພຶດຕິກໍາຂອງ FinFET ສາມາດປັບປຸງໄດ້:
• ການ ເພີ່ມ W → ກະ ແສ ຂັບ ລົດ ຫລາຍ ຂຶ້ນ ແລະ ການ ປ່ຽນ ແປງ ໄວ ກວ່າ (ແຕ່ ພະ ລັງ ແລະ ພື້ນ ທີ່ ສູງ ກວ່າ).
• ການ ຫລຸດ W → ການ ຮົ່ມ ທີ່ ຕ່ໍາ ກວ່າ ແລະ ຮອຍ ຕີນ ນ້ອຍ ກວ່າ (ເຫມາະ ສົມ ສໍາລັບ ຫມວດ ທີ່ ມີ ພະລັງ ຕ່ໍາ).
Multi-Fin Quantization
ແຕ່ລະຄີບໃນ FinFET ເຮັດຫນ້າທີ່ເປັນຊ່ອງທາງນໍາພາທີ່ບໍ່ແຕກຕ່າງກັນ, ມີສ່ວນປະກອບຂອງກະແສຂັບໄລ່ໃນປະລິມານທີ່ຫມັ້ນຄົງ. ເພື່ອບັນລຸຄວາມເຂັ້ມແຂງຂອງຜົນຜະລິດທີ່ສູງກວ່າ, fins ຫລາຍໆຫນ່ວຍຈະຕິດຕໍ່ກັນແບບດຽວກັນ - ແນວຄິດທີ່ເອີ້ນວ່າ multi-fin quantization.
ຄວາມກວ້າງທີ່ມີປະສິດທິພາບທັງຫມົດແມ່ນ:
Wtotal=N×Wfin
ໃນນັ້ນ N ແມ່ນຈໍານວນຄີບ.
ນີ້ຫມາຍຄວາມວ່າຄວາມກວ້າງຂອງ FinFET ແມ່ນຖືກວັດແທກ, ບໍ່ຕໍ່ເນື່ອງຄືກັບໃນ MOSFETs planar. ຜູ້ອອກແບບບໍ່ສາມາດເລືອກຄວາມກວ້າງໄດ້ຕາມໃຈ ແຕ່ຕ້ອງເລືອກຈໍານວນເຕັມຂອງຄີບ (1-fin, 2-fin, 3-fin, etc.).
ການວັດແທກນີ້ມີຜົນກະທົບໂດຍກົງຕໍ່ການອອກແບບຫມວດ, ການຂະຫຍາຍກະແສ ແລະ ປະສິດທິພາບຂອງການວາງແຜນ. (ສໍາລັບກົດການອອກແບບ, ຂອບເຂດ ແລະ ຜົນກະທົບຂອງການວາງແຜນ, ໃຫ້ເບິ່ງພາກທີ 9: ການພິຈາລະນາການອອກແບບ FinFET.)
ຄຸນລັກສະນະທາງໄຟຟ້າຂອງ FinFET
| พารามิเตอร์ | ຂອບເຂດທໍາມະດາ | ບັນທຶກ |
|---|---|---|
| Threshold Voltage (Vth) | \~0.2 V – 0.5 V | ຕ່ໍາກວ່າ ແລະ ສາມາດປັບປ່ຽນໄດ້ຫຼາຍກວ່າ planar MOSFETs, ອະນຸຍາດໃຫ້ຄວບຄຸມໄດ້ດີກວ່າໃນໂນດນ້ອຍກວ່າ (ຕົວຢ່າງ: 14 nm, 7 nm). |
| ຄ້ອຍ Subthreshold (S) | 60 – 70 mV/dec | ຄ້ອຍຊັນ = ປ່ຽນໄວຂຶ້ນແລະການຄວບຄຸມຊ່ອງສັ້ນໆທີ່ດີກວ່າ. |
| ກະ ແສ ນ້ໍາ (id) | 0.5 – 1.5 mA/μm | ກະ ແສ ກະ ແສ ທີ່ ສູງ ກວ່າ ຕໍ່ ຄວາມ ກວ້າງ ຂອງ ຫນ່ວຍ ເມື່ອ ປຽບທຽບ ໃສ່ ກັບ MOSFETs ທີ່ ມີ ຄວາມ ລໍາອຽງ ດຽວ ກັນ. |
| Transconductance (gm) | 1–3 mS/μm | FinFETs ໃຫ້ຜົນປະໂຫຍດທີ່ເຂັ້ມແຂງຂຶ້ນແລະການປ່ຽນແປງທີ່ໄວຂຶ້ນສໍາລັບເຫດຜົນຄວາມໄວສູງ. |
| ກະແສໄຟຟ້າ (Ileak) | 1 – 10 nA/μm | ຫລຸດລົງຫຼາຍເມື່ອສົມທຽບກັບ FLAT planar ເນື່ອງຈາກການຄວບຄຸມຊ່ອງ 3D. |
| ອັດຕາສ່ວນເປີດ/ປິດ (Ion/Ioff) | 10⁵ – 10⁷ | ເຮັດໃຫ້ມີປະສິດທິພາບໃນການດໍາເນີນງານ logic ແລະ ພະລັງຕ່ໍາ. |
| ຄວາມຕ້ານທານຜົນຜະລິດ (ro) | ສູງ (100 kΩ – MΩ range) | ປັບປຸງປັດໄຈການຂະຫຍາຍແລະການເພີ່ມแรงดัน. |
ຄວາມແຕກຕ່າງຂອງ FinFET ແລະ MOSFET
FinFETs ໄດ້ວິວັດທະນາການຈາກ MOSFETs ເພື່ອເອົາຊະນະບັນຫາດ້ານປະສິດທິພາບ ແລະ ການລົ້ມລະລາຍ ຂະນະທີ່ຂະຫນາດ transistor ເຂົ້າສູ່ຂອບເຂດນາໂນແມັດ. ຕາຕະລາງທາງລຸ່ມນີ້ສະຫລຸບຄວາມແຕກຕ່າງທີ່ສໍາຄັນຂອງເຂົາເຈົ້າ:
| ລັກສະນະ | MOSFET | ຟິນເຟັດ |
|---|---|---|
| ປະເພດປະຕູ | ປະຕູດຽວ (ຄວບຄຸມຜິວຫນ້າຫນຶ່ງຂອງຊ່ອງ) | Multi-gate (ຄວບຄຸມຫຼາຍດ້ານຂອງຄີບ) |
| ໂຄງສ້າງ | Planar, ຮາບພຽງເທິງພື້ນຖານ silicon | 3D ມີຄີບຢືນຢື້ອອກຈາກພື້ນດິນ |
| ການໃຊ້ໄຟຟ້າ | ສູງ ກວ່າ ເພາະ ກະ ແສ ນ້ໍາ ໄຫລ | ຕ່ໍາກວ່າ, ຂອບໃຈການຄວບຄຸມປະຕູທີ່ດີກວ່າ ແລະ ຫລຸດຜ່ອນການຮົ່ມ |
| ຄວາມ ໄວ | ພໍດີ; ຈໍາກັດດ້ວຍຜົນກະທົບຂອງຊ່ອງສັ້ນໆ | ໄວຂຶ້ນ; ການຄວບຄຸມໄຟຟ້າທີ່ແຂງແຮງເຮັດໃຫ້ຄວາມໄວໃນການປ່ຽນແປງສູງຂຶ້ນ |
| ການລົ້ມລະລາຍ | ສູງ, ໂດຍສະເພາະໃນຮູບຮ່າງນ້ອຍໆ | ຕ່ໍາ ຫລາຍ, ແມ່ນ ແຕ່ ໃນ ລະດັບ submicron ທີ່ ເລິກ |
| ກາຝາກ | ຄວາມສາມາດ ແລະ ຄວາມຕ້ານທານຕ່ໍາກວ່າ | ສູງກວ່າຫນ້ອຍຫນຶ່ງເນື່ອງຈາກຮູບຮ່າງ 3D ທີ່ສະຫຼັບຊັບຊ້ອນ |
| Voltage Gain | ພໍ ສົມ ຄວນ | ສູງ, ເນື່ອງ ຈາກ ການ ຂັບ ລົດ ໃນ ປະຈຸ ບັນ ທີ່ ດີກວ່າ ຕໍ່ ຕີນ |
| ການ ປະດິດ ຄິດ ສ້າງ | ງ່າຍໆ ແລະ ມີຄ່າໃຊ້ຈ່າຍ | ສະຫຼັບຊັບຊ້ອນ ແລະ ລາຄາແພງ, ຕ້ອງໃຊ້ການຖ່າຍຮູບແບບກ້າວຫນ້າ |
ການຈໍາແນກຂອງ FinFETs
ໂດຍທົ່ວໄປແລ້ວ FinFETs ຖືກແບ່ງອອກເປັນສອງວິທີຫຼັກ, ອີງຕາມໂຄງສ້າງປະຕູ ແລະ ປະເພດພື້ນຖານ.
ອີງຕາມການຕັ້ງຄ່າປະຕູ
• Shorted-Gate (SG) FinFET: ໃນປະເພດນີ້, ປະຕູຫນ້າແລະຫຼັງຖືກເຊື່ອມຕໍ່ດ້ວຍໄຟຟ້າເພື່ອເຮັດຫນ້າທີ່ເປັນປະຕູດຽວ. ການຈັດຕັ້ງນີ້ເຮັດໃຫ້ການອອກແບບງ່າຍຂຶ້ນແລະໃຫ້ການຄວບຄຸມຊ່ອງທີ່ສະເຫມີພາບ. ມັນ ປະພຶດ ຄ້າຍຄື ກັນ ກັບ transistor ທໍາ ມະ ດາ ທີ່ ມີ ສາມ terminal: ປະຕູ, ແຫລ່ງ ແລະ ລະບາຍ. SG FinFETs ງ່າຍທີ່ຈະນໍາໃຊ້ແລະເຫມາະສົມສໍາລັບໂປຣແກຣມມາດຕະຖານທີ່ຈໍາເປັນຕ້ອງມີການຄວບຄຸມຊ່ອງທາງທີ່ເຂັ້ມແຂງໂດຍບໍ່ຕ້ອງເພີ່ມຄວາມສະຫຼັບຊັບຊ້ອນໃນການອອກແບບ.
• Independent-Gate (IG) FinFET: ໃນທີ່ນີ້, ປະຕູຫນ້າແລະປະຕູຫຼັງຖືກຂັບໄລ່ອອກຈາກກັນ, ເຮັດໃຫ້ຜູ້ອອກແບບສາມາດປັບປ່ຽນລະດັບໄຟຟ້າ ແລະ ຈັດການແລກປ່ຽນລະຫວ່າງການໃຊ້ພະລັງງານ ແລະ ປະສິດທິພາບ. IG FinFETs ເຮັດຫນ້າທີ່ເປັນອຸປະກອນສີ່ປາຍ, ໃຫ້ຄວາມປັບປ່ຽນຫຼາຍຂຶ້ນສໍາລັບຫມວດທີ່ມີພະລັງຕ່ໍາ ຫຼື ປັບປ່ຽນໄດ້. ປະຕູຫນຶ່ງສາມາດຄວບຄຸມກະແສຫຼັກ, ໃນຂະນະທີ່ອີກປະຕູຫນຶ່ງສາມາດລໍາອຽງຊ່ອງເພື່ອຫລຸດຜ່ອນການຫຼັ່ງໄຫຼຫຼືປັບຄວາມໄວຂອງການປ່ຽນແປງ.
ອີງຕາມພື້ນຖານ
• Bulk FinFET: ຊະນິດນີ້ຖືກຜະລິດໂດຍກົງເທິງພື້ນຖານ silicon ມາດຕະຖານ. ມັນງ່າຍກວ່າແລະລາຄາຖືກກວ່າໃນການຜະລິດ, ເຮັດໃຫ້ມັນເຫມາະສົມສໍາລັບການຜະລິດຂະຫນາດໃຫຍ່. ເຖິງ ຢ່າງ ໃດ ກໍ ຕາມ, ເພາະ ມັນ ຂາດ ຊັ້ນ insulating ຢູ່ ໃຕ້ ຊ່ອງ, FinFET ສ່ວນ ໃຫຍ່ ຕາມ ປົກກະຕິ ແລ້ວ ຈະ ໃຊ້ ພະລັງ ຫລາຍ ກວ່າ ແລະ ອາດ ມີ ການ ຮົ່ມ ຫລາຍ ກວ່າ ເມື່ອ ປຽບທຽບ ໃສ່ ກັບ ຊະນິດ ອື່ນໆ. ເຖິງຢ່າງນັ້ນກໍຕາມ, ຄວາມສອດຄ່ອງກັບຂະບວນການ CMOS ທີ່ມີຢູ່ເຮັດໃຫ້ມັນເປັນຕາດຶງດູດໃຈສໍາລັບການຜະລິດ semiconductor ທົ່ວໄປ.
• SOI FinFET (Silicon-on-Insulator): SOI FinFETs ຖືກສ້າງຂຶ້ນເທິງ wafer ພິເສດທີ່ປະກອບດ້ວຍຊັ້ນບາງໆຂອງ silicon ທີ່ແຍກອອກຈາກພື້ນດິນດ້ວຍຊັ້ນອົກຊີແຊນທີ່ຝັງໄວ້. ຊັ້ນฉนวนນີ້ໃຫ້ການແຍກໄຟຟ້າທີ່ດີເລີດ ແລະ ຫລຸດຜ່ອນກະແສໄຟຟ້າ, ນໍາໄປສູ່ການໃຊ້ພະລັງງານຫນ້ອຍລົງ ແລະ ປະສິດທິພາບຂອງອຸປະກອນດີຂຶ້ນ. ເຖິງແມ່ນວ່າ SOI FinFETs ມີລາຄາແພງຫຼາຍກວ່າໃນການຜະລິດ, ແຕ່ມັນໃຫ້ການຄວບຄຸມໄຟຟ້າທີ່ດີກວ່າ ແລະ ເຫມາະສົມສໍາລັບໂປຣແກຣມທີ່ມີຄວາມໄວສູງ ແລະ ມີປະສິດທິພາບພະລັງງານເຊັ່ນ processor ທີ່ກ້າວຫນ້າ ແລະ chip ສື່ສານ.
ການພິຈາລະນາການອອກແບບ FinFET
ການອອກແບບຫມວດທີ່ອີງໃສ່ FinFET ຕ້ອງເອົາໃຈໃສ່ກັບຮູບຮ່າງສາມມິຕິ, ພຶດຕິກໍາຂອງກະແສ quantized ແລະ ຄຸນລັກສະນະຄວາມຮ້ອນ.
Multi-Fin Architecture ແລະ Current Quantization
FinFETs ບັນລຸຄວາມເຂັ້ມແຂງໃນການຂັບໄລ່ສູງໂດຍການເຊື່ອມຕໍ່ຫຼາຍຄີບພ້ອມກັນ. ແຕ່ລະຄີບມີສ່ວນໃນເສັ້ນທາງການນໍາພາທີ່ຫມັ້ນຄົງ, ເຮັດໃຫ້ມີການເພີ່ມທະວີຂຶ້ນຕາມຂັ້ນຕອນ (quantized).
ເພາະ ເຫດ ນີ້, ຄວາມ ກວ້າງ ຂອງ transistor ສາມາດ ເພີ່ມ ທະວີ ຂຶ້ນ ໃນ ຫນ່ວຍ fin ທີ່ ແຕກ ຕ່າງ ກັນ, ມີ ອິດ ທິພົນ ຕໍ່ ທັງ ປະສິດທິພາບ ແລະ ຂອບ ເຂດ silicon. ທ່ານ ຕ້ອງ ສົມ ດຸນ ຈໍາ ນວນ ຂອງ fins (N) ກັບ ພະ ລັງ, ເວ ລາ ແລະ ຂໍ້ ຈໍາ ກັດ ຂອງ ໂຄງ ຮ່າງ. Multi-fin quantization ໃຫ້ການຂະຫຍາຍຕົວທີ່ດີເລີດສໍາລັບ logic digital ແຕ່ຈໍາກັດການຄວບຄຸມທີ່ລະອຽດໃນໂປຣແກຣມ analog, ບ່ອນທີ່ມັກຈະຕ້ອງມີການປັບຄວາມກວ້າງຢ່າງຕໍ່ເນື່ອງ.
ການປັບ Threshold Voltage (Vth)
ສາມາດປັບປ່ຽນแรงดันຂອບເຂດ FinFET ໄດ້ໂດຍໃຊ້ຫນ້າທີ່ເຮັດວຽກປະຕູໂລຫະທີ່ແຕກຕ່າງກັນຫຼືໂປຣແກຣມຂອງຊ່ອງ.
• ອຸປະກອນ Low-Vth → ການ ປ່ຽນ ແປງ ທີ່ ໄວ ກວ່າ ສໍາລັບ ເສັ້ນທາງ ທີ່ ສໍາຄັນ ຕໍ່ ປະສິດທິພາບ.
• ອຸປະກອນ High-Vth → ການ ຫລຸດ ຫນ້ອຍ ລົງ ສໍາລັບ ເຂດ ທີ່ ຮູ້ສຶກ ໄວ ຕໍ່ ພະລັງ.
ການປັບປ່ຽນນີ້ອະນຸຍາດໃຫ້ມີການປະສິດທິພາບປະສົມກັນພາຍໃນ chip ດຽວ.
ກົດລະບຽບການວາງແຜນ ແລະ ການຖ່າຍຮູບ
ເນື່ອງ ຈາກ ຮູບ ຮ່າງ 3D, fin pitch (ຊ່ອງ ວ່າງ ລະ ຫວ່າງ fins) ແລະ gate pitch ຖືກ ກໍາ ນົດ ຢ່າງ ແຫນ້ນ ແຫນ້ນ ໂດຍ Process Design Kit (PDK). ການຖ່າຍຮູບແບບກ້າວຫນ້າເຊັ່ນ EUV (Extreme Ultraviolet) ຫຼື SADP (Self-Aligned Double Patterning) ເຮັດໃຫ້ແນ່ໃຈວ່າຄວາມຖືກຕ້ອງໃນລະດັບນາໂນ.
ການ ເຮັດ ຕາມ ກົດ ລະບຽບ ເຫລົ່າ ນີ້ ຈະ ຫລຸດຜ່ອນ ການ ຕິດ ແສດ ແລະ ຮັບປະກັນ ປະສິດທິພາບ ທີ່ ສະ ຫມ່ໍາສະ ເຫມີ ຕະຫລອດ ທົ່ວ wafer.
ການອອກແບບຫມວດ Digital vs. Analog
• ຫມວດ digital: FinFETs ເກັ່ງ ຢູ່ ທີ່ ນີ້ ເພາະ ຄວາມ ໄວ ສູງ, ການ leakage ຕ່ໍາ ແລະ ຄວາມ ກວ້າງ ທີ່ ສອດຄ່ອງ ກັບ ການ ອອກ ແບບ ຂອງ logic cell.
• ຫມວດ analog: ການ ຄວບ ຄຸມ ຄວາມ ກວ້າງ ທີ່ ລະອຽດ ແມ່ນ ຍາກ ທີ່ ຈະ ບັນລຸ ໄດ້. ຜູ້ ອອກ ແບບ ຈະ ຕອບ ແທນ ໂດຍ ການ ໃຊ້ multi-fin stacking, gate work-function tuning ຫລື body-biasing techniques.
ການຈັດການຄວາມຮ້ອນ
ຮູບ ຮ່າງ 3D ທີ່ ສັ້ນໆ ຂອງ FinFETs ສາມາດ ຈັບ ຄວາມ ຮ້ອນ ຢູ່ ໃນ fins, ຊຶ່ງ ນໍາ ໄປ ສູ່ ຄວາມ ຮ້ອນ ໃນ ຕົວ ເອງ. ເພື່ອ ໃຫ້ ແນ່ ໃຈ ວ່າ ຄວາມ ຫມັ້ນຄົງ ແລະ ຍືນ ຍົງ, ຜູ້ ອອກ ແບບ ຈະ ນໍາ ໃຊ້:
• Thermal vias ເພື່ອການນໍາຄວາມຮ້ອນທີ່ດີກວ່າ,
• ຊ່ອງ SiGe ສໍາລັບການນໍາພາຄວາມຮ້ອນທີ່ດີຂຶ້ນ, ແລະ
• ຊ່ອງຫວ່າງຂອງຄີບທີ່ດີທີ່ສຸດສໍາລັບການແຈກຢາຍອຸນຫະພູມທີ່ສະເຫມີ.
ຜົນ ປະ ໂຫຍດ ແລະ ຂໍ້ ເສຍ ຫາຍ ຂອງ FinFET
ຜົນປະໂຫຍດ
• ການ ໃຊ້ ພະລັງ ແລະ ການ ຫລຸດ ຫນ້ອຍ ລົງ: ປະຕູ ໃນ FinFET ຫຸ້ມ ຫໍ່ ຄີບ ໃນ ຫລາຍໆ ດ້ານ, ໃຫ້ ການ ຄວບ ຄຸມ ຊ່ອງ ທາງ ທີ່ ດີກ ວ່າ ແລະ ລົດ ກະ ແສ ທີ່ ໄຫລ ອອກ ມາ ຢ່າງ ຫລວງຫລາຍ. ສິ່ງ ນີ້ ເຮັດ ໃຫ້ ການ ດໍາ ເນີນ ງານ ມີ ພະ ລັງ ຕ່ໍາ ແມ່ນ ແຕ່ ໃນ ຮູບ ຮ່າງ nanometer.
• ຜົນກະທົບຂອງຊ່ອງສັ້ນໆຫນ້ອຍທີ່ສຸດ: FinFETs ຢັບຢັ້ງຜົນກະທົບຂອງຊ່ອງສັ້ນໆເຊັ່ນ ການຫລຸດເຄື່ອງກີດຂວາງ (DIBL) ແລະ ການຫລຸດຈໍານວນ, ຮັກສາການດໍາເນີນງານທີ່ຫມັ້ນຄົງແມ່ນແຕ່ໃນຄວາມຍາວຂອງຊ່ອງນ້ອຍ.
• High Scalability and Gain: ເນື່ອງຈາກການອອກແບບທາງດ້ານຊ້າງ, ສາມາດເຊື່ອມຕໍ່ຫຼາຍຄີບພ້ອມກັນເພື່ອເພີ່ມການຂັບໄລ່ກະແສ. ສິ່ງນີ້ເຮັດໃຫ້ຄວາມຫນາແຫນ້ນຂອງ transistor ສູງ ແລະ ຂະຫຍາຍຕົວໄດ້ໂດຍບໍ່ຕ້ອງເສຍສະລະປະສິດທິພາບ.
• ປະສິດທິພາບ Subthreshold ທີ່ດີເລີດ: ຄວາມຊັນຕ່ໍາຂອງ FinFETs ເຮັດໃຫ້ແນ່ໃຈວ່າການປ່ຽນລະຫວ່າງສະພາບ ON ແລະ OFF ຢ່າງວ່ອງໄວ, ເຮັດໃຫ້ປະສິດທິພາບພະລັງງານດີຂຶ້ນ ແລະ ການໃຊ້ພະລັງງານລໍຖ້າຫນ້ອຍລົງ.
• ຫລຸດຜ່ອນຂໍ້ຮຽກຮ້ອງ Channel Doping: ບໍ່ຄືກັບ planar MOSFETs ທີ່ເພິ່ງພາອາໄສ doping ຊ່ອງທີ່ແນ່ນອນ, FinFETs ສາມາດຄວບຄຸມໄດ້ຢ່າງມີປະສິດທິພາບໂດຍທາງຮູບຮ່າງ. ສິ່ງນີ້ລົດຄວາມປັ່ນປ່ວນຂອງ dopant ທີ່ບັງເອີນ, ເພີ່ມຄວາມສະເຫມີພາບແລະຜົນຜະລິດ.
ຂໍ້ເສຍຫາຍ
• ການ ປະດິດ ສ້າງ ທີ່ ສັບ ຊ້ອນ ແລະ ມີ ລາຄາ ແພງ: ໂຄງ ຮ່າງ 3D ຮຽກຮ້ອງ ເຕັກນິກ lithography ທີ່ ກ້າວຫນ້າ (EUV ຫລື multi-patterning) ແລະ ການ ສະຫລັກ fin ທີ່ ຖືກຕ້ອງ, ເຮັດ ໃຫ້ ການ ຜະລິດ ມີ ລາຄາ ແພງ ແລະ ໃຊ້ ເວລາ ຫລາຍ ຂຶ້ນ.
• ກາຝາກທີ່ສູງກວ່າຫນ້ອຍຫນຶ່ງ: ຄີບທີ່ຕັ້ງຊື່ແລະຊ່ອງຫວ່າງແຄບສາມາດເຮັດໃຫ້ເກີດຄວາມສາມາດແລະຄວາມຕ້ານທານຂອງກາຝາກເພີ່ມເຕີມ, ຊຶ່ງອາດສົ່ງຜົນກະທົບຕໍ່ປະສິດທິພາບຂອງກາຝາກແລະຄວາມໄວຂອງຫມວດໃນລະດັບສູງ.
• ຄວາມຮູ້ສຶກຮ້ອນ: FinFETs ມີທ່າອ່ຽງທີ່ຈະຮ້ອນດ້ວຍຕົວເອງ ເພາະການລະບາຍຄວາມຮ້ອນຜ່ານຄີບແຄບມີປະສິດທິພາບຫນ້ອຍກວ່າ. ສິ່ງນີ້ສາມາດສົ່ງຜົນກະທົບຕໍ່ຄວາມໄວ້ວາງໃຈແລະຄວາມຫມັ້ນຄົງຂອງອຸປະກອນໃນໄລຍະຍາວຖ້າບໍ່ຈັດການຢ່າງຖືກຕ້ອງ.
• ການຄວບຄຸມແບບ analog ຈໍາກັດ: ໂຄງສ້າງ fin quantized ຈໍາກັດການປັບປ່ຽນຄວາມກວ້າງຂອງລະອຽດ, ເຮັດໃຫ້ການຄວບຄຸມຄວາມລໍາອຽງ ແລະ linearity ທີ່ຖືກຕ້ອງຍາກກວ່າເມື່ອສົມທຽບກັບ MOSFETs planar.
ການນໍາໃຊ້ FinFET
• ໂທລະສັບມືຖື, ແທັບເລັດ ແລະ ຄອມພິວເຕີ: FinFETs ເປັນຫຼັກຂອງໂປຣແກຣມໂທລະສັບມືຖື ແລະ chipset ໃນທຸກມື້ນີ້. ການລົ້ມລະລາຍຕ່ໍາແລະຄວາມໄວສູງເຮັດໃຫ້ອຸປະກອນສາມາດໃຊ້ໂປຣແກຣມທີ່ມີພະລັງໃນຂະນະທີ່ຮັກສາຫມໍ້ໄຟລ໌ທີ່ຍາວນານແລະເກີດຄວາມຮ້ອນຫນ້ອຍທີ່ສຸດ.
• IoT ແລະ ອຸປະກອນທີ່ໃສ່ໄດ້: ໃນລະບົບຂະຫນາດນ້ອຍເຊັ່ນ smartwatches, fitness trackers ແລະ sensor nodes, FinFETs ເຮັດໃຫ້ການດໍາເນີນງານດ້ວຍພະລັງງານຕ່ໍາທີ່ສຸດ, ເຮັດໃຫ້ແນ່ໃຈວ່າໃຊ້ເວລາດົນກວ່າຈາກຖ່ານນ້ອຍໆ.
• AI, Machine Learning ແລະ Data-Center Hardware: ລະບົບຄອມພິວເຕີທີ່ມີປະສິດທິພາບສູງເພິ່ງພາອາໄສ FinFETs ເພື່ອບັນລຸການລວມເຂົ້າກັບ transistor ທີ່ຫນາແຫນ້ນ ແລະ ຄວາມໄວໃນການດໍາເນີນການທີ່ໄວຂຶ້ນ. GPU, neural network accelerators ແລະ server CPU ໃຊ້ FinFET node (ເຊັ່ນ 7 nm, 5 nm ແລະ 3 nm) ເພື່ອສົ່ງຜົນງານທີ່ສູງກວ່າພ້ອມກັບປະສິດທິພາບພະລັງງານທີ່ດີຂຶ້ນ, ສ່ຽງຕໍ່ວຽກງານ AI ແລະ cloud.
• ເຄື່ອງມືວິນິໄສທາງການແພດ: ອຸປະກອນທີ່ຖືກຕ້ອງເຊັ່ນ ລະບົບຮູບພາບແບບກະເປົ໋າ, ຈໍຄົນເຈັບ ແລະ ເຄື່ອງວິເຄາະໃນຫ້ອງທົດລອງ ໄດ້ຮັບປະໂຫຍດຈາກໂປຣແກຣມທີ່ອີງໃສ່ FinFET ທີ່ປະກອບດ້ວຍປະສິດທິພາບສູງກັບການດໍາເນີນງານທີ່ມີສຽງດັງຕ່ໍາທີ່ຫມັ້ນຄົງ, ໃຊ້ສໍາລັບການຈັດການສັນຍານທີ່ຖືກຕ້ອງ ແລະ ການວິເຄາະຂໍ້ມູນ.
• ເຄື່ອງ ເອ ເລັກ ໂທຣນິກ ລົດ ແລະ ອາ ວະ ກາດ: FinFET ຖືກ ນໍາ ໃຊ້ ຫລາຍ ຂຶ້ນ ໃນ ລະບົບ ຊ່ວຍ ເຫລືອ ຜູ້ ຂັບ ລົດ ທີ່ ກ້າວຫນ້າ (ADAS), ເຄື່ອງ ມື ຖື ຂໍ້ ມູນ ແລະ ເຄື່ອງ ເອ ເລັກ ໂທຣນິກ ທີ່ ຄວບ ຄຸມ ການ ຂັບ ຍົນ.
• ເຄືອຂ່າຍຄວາມໄວສູງ ແລະ ລະບົບແມ່ແຈກ: Routers, switch ແລະ ສະຖານີໂທລະສັບໃຊ້ລະບົບ FinFET ເພື່ອຮັບມືກັບການສົ່ງຂໍ້ມູນຈໍານວນມະຫາສານດ້ວຍຄວາມໄວ gigabit ແລະ terabit.
ອະນາຄົດຂອງ FinFET
FinFETs ໄດ້ຊຸກຍູ້ການຂະຫຍາຍຕົວຂອງ semiconductor ໃຫ້ 7 nm, 5 nm ແລະ ແມ່ນ ແຕ່ 3 nm node ໂດຍການປັບປຸງການຄວບຄຸມປະຕູ ແລະ ຫລຸດຜ່ອນການລົ້ມລະລາຍ, ຂະຫຍາຍກົດຫມາຍຂອງ Moore ເປັນເວລາຫຼາຍກວ່າສິບປີ. ເຖິງຢ່າງໃດກໍຕາມ, ເມື່ອຄີບນ້ອຍລົງ, ບັນຫາຕ່າງໆເຊັ່ນ ການເພີ່ມຄວາມຮ້ອນ, ຄວາມຮ້ອນດ້ວຍຕົວເອງ ແລະ ຄ່າໃຊ້ຈ່າຍໃນການຜະລິດທີ່ສູງຂຶ້ນຈະຈໍາກັດການຂະຫຍາຍຕົວຕື່ມອີກ. ເພື່ອຮັບມືກັບຂໍ້ທ້າທາຍເຫຼົ່ານີ້, ອຸດສາຫະກໍາກໍາລັງຫັນໄປສູ່ Gate-All-Around FETs (GAAFETs) ຫຼື nanosheet transistor ບ່ອນທີ່ປະຕູອ້ອມຮອບຊ່ອງທາງຢ່າງເຕັມທີ. ການອອກແບບໃຫມ່ນີ້ໃຫ້ການຄວບຄຸມໄຟຟ້າທີ່ດີກວ່າ, ການລົ້ມລະລາຍຕ່ໍາທີ່ສຸດ ແລະ ສະຫນັບສະຫນູນໂນດຕ່ໍາກວ່າ 3 nm - ເປີດທາງໃຫ້ມີຊິບທີ່ໄວຂຶ້ນ ແລະ ມີປະສິດທິພາບຫຼາຍກວ່າ AI, 5G / 6G ແລະ ຄອມພິວເຕີທີ່ກ້າວຫນ້າ.
ການສະຫລຸບ
FinFETs ໄດ້ກໍານົດວິທີທີ່ transistor ສະໄຫມໃຫມ່ບັນລຸຄວາມສົມດຸນຂອງພະລັງ, ປະສິດທິພາບ ແລະ ຂະຫນາດ, ເຮັດໃຫ້ສາມາດຂະຫຍາຍຕົວໄດ້ຢ່າງຕໍ່ເນື່ອງຈົນເຖິງຍຸກ 3 nm. ເຖິງຢ່າງນັ້ນກໍຕາມ ເມື່ອມີການທ້າທາຍທາງດ້ານການຜະລິດ ແລະ ຄວາມຮ້ອນ, ອຸດສາຫະກໍານີ້ໄດ້ປ່ຽນໄປສູ່ Gate-All-Around FETs (GAAFETs). ຜູ້ສືບຕໍ່ເຫຼົ່ານີ້ສ້າງຂຶ້ນຈາກມໍລະດົກຂອງ FinFET, ຂັບໄລ່ເຕັກໂນໂລຊີເອເລັກໂຕຣນິກທີ່ມີປະສິດທິພາບສູງ, ຄວາມໄວ ແລະ ຂະຫນາດນ້ອຍ.
ຄໍາຖາມທີ່ຖາມເລື້ອຍໆ [FAQ]
Q1. FinFET ປັບປຸງປະສິດທິພາບພະລັງງານໃນໂປຣແກຣມແນວໃດ?
FinFETs ຫລຸດຜ່ອນກະແສໄຟຟ້າໂດຍການຫຸ້ມປະຕູອ້ອມຮອບຫຼາຍດ້ານຂອງຄີບ, ໃຫ້ການຄວບຄຸມຊ່ອງທາງທີ່ແຫນ້ນແຟ້ນຂຶ້ນ. ການອອກແບບນີ້ຫລຸດຜ່ອນພະລັງງານທີ່ເສຍໄປແລະອະນຸຍາດໃຫ້ໂປຣແກຣມດໍາເນີນງານໃນລະດັບທີ່ຕ່ໍາກວ່າໂດຍບໍ່ຕ້ອງເສຍສະລະຄວາມໄວ, ເປັນຜົນປະໂຫຍດສໍາຄັນສໍາລັບ chips ມືຖືແລະປະສິດທິພາບສູງ.
Q2. ວັດຖຸອັນໃດທີ່ໃຊ້ໃນການຜະລິດ FinFET?
FinFETs ມັກໃຊ້ເຄື່ອງໃຊ້ໄຟຟ້າທີ່ມີ κ ສູງເຊັ່ນ hafnium oxide (HfO₂) ສໍາລັບฉนวน ແລະ ປະຕູໂລຫະເຊັ່ນ titanium nitride (TiN) ຫຼື tungsten (W). ວັດສະດຸເຫຼົ່ານີ້ເພີ່ມການຄວບຄຸມປະຕູ, ຫລຸດຜ່ອນການລົ້ມລະລາຍ ແລະ ສະຫນັບສະຫນູນການຂະຫຍາຍຕົວທີ່ໄວ້ໃຈໄດ້.
Q3. ເປັນຫຍັງ FinFETs ຈຶ່ງເຫມາະສົມກັບເຕັກໂນໂລຊີ 5 nm ແລະ 3 nm?
ໂຄງສ້າງ 3D ຂອງມັນໃຫ້ການຄວບຄຸມໄຟຟ້າທີ່ດີກວ່າເມື່ອສົມທຽບກັບ MOSFETs planar, ປ້ອງກັນຜົນກະທົບຂອງຊ່ອງສັ້ນໆແມ່ນແຕ່ໃນຮູບຮ່າງນ້ອຍໆ. ສິ່ງ ນີ້ ເຮັດ ໃຫ້ FinFETs ຫມັ້ນຄົງ ແລະ ມີ ປະສິດທິພາບ ໃນ node ທີ່ ເລິກ ຊຶ້ງ ເຊັ່ນ 5 nm ແລະ 3 nm.
Q4. ຂໍ້ຈໍາກັດຂອງ FinFETs ໃນການອອກແບບຫມວດ analog ມີຫຍັງແດ່?
FinFETs ມີ ຄວາມ ກວ້າງ ຂອງ ຊ່ອງ quantized ຊຶ່ງ ກໍານົດ ໂດຍ ຈໍານວນ ຂອງ fins, ຊຶ່ງ ຈໍາກັດ ການ ປັບປຸງ ຂອງ ກະ ແສ ແລະ ຜົນ ປະ ໂຫຍດ. ສິ່ງນີ້ເຮັດໃຫ້ການປັບປ່ຽນຄວາມລໍາອຽງ ແລະ linearity ທີ່ຖືກຕ້ອງຍາກກວ່າໃນ planar transistor ເຊິ່ງມີທາງເລືອກຄວາມກວ້າງທີ່ຕໍ່ເນື່ອງ.
Q5. ເທັກ ໂນ ໂລ ຈີ ໃດ ແດ່ ທີ່ ຈະ ມາ ທົດ ແທນ FinFET ໃນ chip ໃນ ອະນາຄົດ?
Gate-All-Around FETs (GAAFETs) ຈະສືບຕໍ່ FinFETs. ໃນ GAAFETs, ປະຕູຈະອ້ອມຮອບຊ່ອງຢ່າງເຕັມທີ, ໃຫ້ການຄວບຄຸມກະແສທີ່ດີກວ່າ, ການຫລຸດຫນ້ອຍລົງ ແລະ ການຂະຫຍາຍຕົວທີ່ດີຂຶ້ນຕ່ໍາກວ່າ 3 nm, ເຫມາະສົມສໍາລັບໂປຣແກຣມ AI ແລະ 6G ລຸ້ນຕໍ່ໄປ.